addi II 0 27 марта Опубликовано 27 марта · Жалоба Здравствуйте! Не будет ли принициальной ошибкой использовать DMA контроллер при общении с внешней MRAM и с внутренней BRAM(в рамках ПЛИС), используя кору без микроблейз? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 29 27 марта Опубликовано 27 марта · Жалоба Как планируется настраивать контроллер DMA? Блок будет работать отлично и без процессора. Процессор нужен по сути только для настройки. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 0 27 марта Опубликовано 27 марта · Жалоба 1 hour ago, MegaVolt said: Как планируется настраивать контроллер DMA? Блок будет работать отлично и без процессора. Процессор нужен по сути только для настройки. Да, процессор не предполагается нужно правда конечный автомат свой по пересылке данных между собой интегрировать Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 29 27 марта Опубликовано 27 марта · Жалоба 1 час назад, addi II сказал: Да, процессор не предполагается нужно правда конечный автомат свой по пересылке данных между собой интегрировать Там есть какая то айпишка которая может на акси валить данные записанные в памяти можно наверное её использовать и валить кусочки конфигурации. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 0 27 марта Опубликовано 27 марта · Жалоба Я не планирую AXI, думаю Wishbone поставить, так как проца нет AXI не нужна На уровне сигналов я не могу понять как сопрягать, например у классического DMA следующие сигналы: nDACK(ch_n), nMEMW, nMEMR, nI/OR, nI/OW, MARK, READY, HLDA/HACK(CPU), HRQ/HREQ(CPU), ADSTB, AEN, DRQ(ch_n), A, D, TC/nEOP, MARK У BRAM instance следующие: clka, ena, wea, addra, dina, douta, clkb, enb, web, addrb, dinb, doutb У MRAM следующие: nG, A, nE, nW, nUB, nLB, DQU, DQL В итоге, связь между ними только по адресу и отчасти по данным, остальные сигналы похожи но их циклограмма отличается.... Как тогда с DMA контроллера выходить на MRAM и BRAM??? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 29 28 марта Опубликовано 28 марта · Жалоба 21 час назад, addi II сказал: Как тогда с DMA контроллера выходить на MRAM и BRAM??? Как я понимаю DMA работает через AXI и соответственно MRAM и BRAM через свои контроллеры должны висеть на той же AXI. По крайней мере это самое простое и типовое применение. Если из этого всего выкидывать AXI и колхозить что-то своё то может проще уже своё DMA нарисовать? Потому что без процессора и AXI шины DMA это счётчик и некие автоматы управляющие MRAM и BRAM. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
another_one 0 29 марта Опубликовано 29 марта · Жалоба не совсем понял откуда исторически появилась привязка к AXI у DMA? Почему не Wishbone? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
wolfman 0 29 марта Опубликовано 29 марта · Жалоба У меня MRAM висит через модуль на Avalon-MM, правда без DMA, процессор через PCIe и Avalon-MM стучится к MRAM. Можно и DMA было поднять, но задачи такой не стояло. Так же можно через AXI или Вишбон подключить, проблем быть не должно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 0 29 марта Опубликовано 29 марта · Жалоба У меня как раз периферия на вишбоне, я так понимаю нужен мост с dma на MRAM и BRAM чтобы сделать сопряжение разных типов памяти на которую выходит DMA, с периферии, посредством вишбона Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 29 1 апреля Опубликовано 1 апреля · Жалоба В 29.03.2024 в 12:54, another_one сказал: не совсем понял откуда исторически появилась привязка к AXI у DMA? Почему не Wishbone? Потому что AXI принят внутренней шиной XILINX. Wishbone без проблем туда преобразуется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 0 5 апреля Опубликовано 5 апреля · Жалоба С вишбоном в принципе все понятно, а вот с DMA дескрипторами каналов не очень Кто-нибудь может на пальцах объяснить как конфигурировать с помощью дескрипторов каналы DMA? Спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
addi II 0 16 апреля Опубликовано 16 апреля · Жалоба все таки есть один момент не понятный с WB, прошу подсказать, кто знает. Если например есть один мастер и несколько слейвов на шине, как можно выбирать слейвы: 1) через адрес? 2) Через сигнал-вектор TGC? Или как-то по другому Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться