Worldmaster 0 9 марта Опубликовано 9 марта · Жалоба В 09.03.2024 в 03:08, faa сказал: А может разработчику почитать документацию от производителя ПЛИС (выбрав нужное семейство ПЛИС)? Вы серьезно считаете что я никогда в жизни не смотрел этих документов? В 09.03.2024 в 03:08, faa сказал: Вот ссылка раз, вот ссылка два. Не смотрел и не разбирал рефдизайны? Просто взял первый попавшийся чип и залил туда первый попавшийся код? В документации сказано: У меня линии заведены на LVDS Частота входная в DS указано вот такая. Но почему на временной диаграмме я не вижу таких значений? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Ivanii 2 9 марта Опубликовано 9 марта · Жалоба Там по идее должны быть аппаратные сериализаторы и десериализаторы для скоростных интерфейсов и соответственно механизмы синхронизации. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Worldmaster 0 9 марта Опубликовано 9 марта · Жалоба В 09.03.2024 в 11:29, Ivanii сказал: Там по идее должны быть аппаратные сериализаторы и десериализаторы для скоростных интерфейсов и соответственно механизмы синхронизации. Их надо прописывать или они автоматом включаются при синтезе? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 9 марта Опубликовано 9 марта · Жалоба 1 час назад, Worldmaster сказал: Вы серьезно считаете что я никогда в жизни не смотрел этих документов? Не смотрел и не разбирал рефдизайны? Просто взял первый попавшийся чип и залил туда первый попавшийся код? В документации сказано: У меня линии заведены на LVDS Частота входная в DS указано вот такая. Но почему на временной диаграмме я не вижу таких значений? У Вас наверно в корке стоят сериализаторы и десериализаторы. 1200 Mb/s - это видимо максимум на этом кристалле. Посчитать просто. 1200/10 = системный клок 120 MHz на одну веревку. (8 бит + 2 бита 8b/10b кодирование, должно быть, если клоком данные не сопровождаются). На системной частоте 50 MHz при кодировании 8b/10b вы можете получить 500 Mb/s. Меня смущает line rate in Mb/s/8. Но я этого протокола не знаю и это сути не меняет. И конечно изменение на таких частотах можно задать в тестбенче и увидеть реакцию. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Worldmaster 0 9 марта Опубликовано 9 марта · Жалоба В 09.03.2024 в 12:23, sazh сказал: И конечно изменение на таких частотах можно задать в тестбенче и увидеть реакцию. Тут люди говорили что тестбенч покажет только работу логики. Физику железа же он не проверит. В 09.03.2024 в 12:23, sazh сказал: Посчитать просто. 1200/10 = системный клок 120 MHz на одну веревку. Камера гонит 800mbs 8/10 битных данных. То есть на выходе я получу частоту 80 мегабайт/с. Видимо единственный вариант это отладить все что можно и залить в железо и уже там смотреть как оно будет работать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 9 марта Опубликовано 9 марта · Жалоба 9 часов назад, Worldmaster сказал: Тут люди говорили что тестбенч покажет только работу логики. Физику железа же он не проверит. Если камера гонит 800 с 8b/10b кодированием, то что понимать под физикой. Надо корку изучить, она ведь с тестбенчем должна идти. Почитать описание такого же IP Альтеры или xilinx. Все что надо для приемника, передатчика обычно есть в виде ip core и собирается из них. Например: передатчик. Пакет 8р данных - encoder_8b10b - lvds_tx (deserialization factor = 10) приемник. lvds_rx (deserialization factor = 10) - rx_aligner (выравнивание данных) - decoder_8b10b - пакет 8р данных. Все зависит от того, на что корка опирается (железо или текстовое описание). Изучите Вашу корку. На какой частоте работает, если в параметрах понятие deserialization factor. Если у нее есть вход rx, на него можно подать последовательность битов с кратностью 10 в формате 10р 8b10b кода с шагом 1.25нс. (если там действительно 8b10b кодирование) P.S. нет там 8b10b кодирования. Все что наговорил - отказать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DSIoffe 2 11 марта Опубликовано 11 марта · Жалоба В 09.03.2024 в 14:11, Worldmaster сказал: Видимо единственный вариант это отладить все что можно и залить в железо и уже там смотреть как оно будет работать. Поддерживаю. Я пробовал это ядро на GW1. После компиляции мне тоже выдало максимальную частоту на шине меньше 100 МГц. Работало со сбоями. Поддержка (тогда она ещё была) ответила неправду. Я плюнул и ушёл на Crosslink. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Worldmaster 0 11 марта Опубликовано 11 марта · Жалоба В 11.03.2024 в 14:37, DSIoffe сказал: Поддержка (тогда она ещё была) ответила неправду. А что ответили то? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DSIoffe 2 12 марта Опубликовано 12 марта · Жалоба В 11.03.2024 в 14:53, Worldmaster сказал: А что ответили то? Что сообщение о нарушении времянки относится не к той частоте, о которой я подумал. А я потом долго ковырялся в редакторе ресурсов и понял, что к той самой. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться