ch1comalo 0 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба Помогите написать часы на языке AHDL. Желательно в среде Quartus. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба До зачётной недели ещё далеко, можно успеть прочитать методичку... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zversky 18 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба 36 минут назад, ch1comalo сказал: Желательно в среде Quartus. А Quartus понимает AHDL? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ch1comalo 0 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба 2 минуты назад, Zversky сказал: А Quartus понимает AHDL? Да Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба Ну кому щаз нужен AHDL ? Раритет цены не малой... Знание оного санскрит-а конечно ценно в размере оценки в зачётке - но не более... Лучше уговорите преподавателя на SystemVerilog (ну или хотя бы VHDL). Если не получится - поменять учебное заведение. По теме: задавайте конкретные вопросы и возможно кто-нибудь что нибудь подскажет. AHDL - это мёртвый язык. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zversky 18 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба 1 час назад, ch1comalo сказал: Да Пишите в ЛС Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Maverick_ 15 14 ноября, 2023 Опубликовано 14 ноября, 2023 · Жалоба вот на верилоге с тестбенчем для симуляции This example is a multistage modulus counter that reports elapsed operational time. The outputs report days, hours, minutes, seconds, milliseconds, and microseconds based on the system clock. It wraps to zero after 1024 days. The pulse outputs can be handy for periodic updates in control systems. PS AHDL - это мёртвый язык. system_timer_tb.v system_timer.v Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 8 23 ноября, 2023 Опубликовано 23 ноября, 2023 · Жалоба На базе system timer - часы. На верилоге. clock.zip Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Plain 207 24 ноября, 2023 Опубликовано 24 ноября, 2023 · Жалоба С тупо сбросом, без функции установки, это действительно лишь счётчик. Преподавателю очевидно площади доски не хватило, чтобы отрисовать типичную настройку одной кнопкой, т.е. "удерживать 3 с", "начинает мигать старший разряд", и т.д. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Obam 38 29 ноября, 2023 Опубликовано 29 ноября, 2023 · Жалоба Ну кому щаз нужен AHDL ? Раритет цены не малой... Если в деньгах, то вообще "за так" - в г '98-'99 Аltera раздавала CD с datasheet-ами на свои ПЛИСки и с со средой проектирования MAX+Plus 10; среда - полноценная, нужные семейства подключались получением (на халяву, за сообщение сер.номера раздела HDD, куда установлен MAХ) полугодовой лицензии, а когда в году '09 прекратили поддержку MAX+, то оказалось - есть патч dll-ки (в двух местах байтики правятся) и больше вообще нет никаких ни в чём ограничений. MAX+Plus этот до сих пор в WinXP в виртуальной машине время от времени бывает применяется - логику посочинять\помоделировать - запредельных удобства и реактивности софтина. А если цена не материальная, то да - "авто олдтаймер" Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться