Перейти к содержанию
    

Verilog объявление глубины массивов

Здравствуйте.

Поясните пожалуйста синтаксис при объявлении глубины массива.

В чем разница между двумя объявлениями приведенными ниже

1.

reg [31:0] mem [0:15];

 2.

reg [31:0] mem [15:0];

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

разница в порядке адресации, при индексном доступе разницы не будет, но в [15:4] скопировать [4:15] неполучится. Я использую [msb:lsb] для всего что слева от имени переменной и [lsw:msw] для того что справа. Это позволяет мне никогда не путаться

ЗЫ. В стандарте раздел про массивы вам стоит почитать)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 1/26/2023 at 11:32 AM, des00 said:

разница в порядке адресации, при индексном доступе разницы не будет, но в [15:4] скопировать [4:15] неполучится. Я использую [msb:lsb] для всего что слева от имени переменной и [lsw:msw] для того что справа. Это позволяет мне никогда не путаться

ЗЫ. В стандарте раздел про массивы вам стоит почитать)

Спасибо.

Я смотрел, и также видел ваш ответ в какой-то старой теме здесь.

Но сомнения остались.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...