jcxz 231 20 января Опубликовано 20 января · Жалоба 13 минут назад, mantech сказал: Вот я привел пример, С М7 где ядро на 400, а ОЗУ на 200, что опять не так? Вы привели какую-то невнятную картинку, неизвестно откуда выдранную и неизвестно к какому МК относящуюся. Из которой никак не следует никаких частот ОЗУ. И пытаетесь по ней фантазировать. Очевидно опять не сумев прочитать ни строчки даташита (как в аналогичной картинке приведённой вами выше). 16 минут назад, mantech сказал: Кто виноват, что про М7 вы впервые слышите?)) Может не будем передёргивать и перевирать мои слова? Ok? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 48 20 января Опубликовано 20 января · Жалоба 2 часа назад, jcxz сказал: Вы привели какую-то невнятную картинку, неизвестно откуда выдранную и неизвестно к какому МК относящуюся. STM32H743 https://www.farnell.com/datasheets/2551152.pdf Так лучше?)) 2 часа назад, jcxz сказал: Может не будем Я привел ваши слова один в один... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kan35 7 20 января Опубликовано 20 января · Жалоба 3 hours ago, makc said: Я бы не сказал, что оно близко к CM4-7. Скорее между М0 и М3 из-за особенностей системы команд RV32IMC и отсутствия регистра флагов в частности. И да, не я включил в таблицу https://wiki.mik32.ru/CoreMark_Test микроконтроллер STM32F103RB, который использует ядро Cortex-M3 и, формально, является аналогом ядер RV32IMC (Амур, MDR1206FI, BL702 etc). Я не ищу негатив, т.к. стараюсь быть объективным. Вот так "легким движением руки" процессор 144МГц, с TCM и L1 кэш памятью, FPU и TZ затесался у нас между CM0 и CM3. Вам нельзя работать в присяжных с вашей объективностью 🙂 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 214 20 января Опубликовано 20 января · Жалоба 31 минуту назад, kan35 сказал: Вот так "легким движением руки" процессор 144МГц, с TCM и L1 кэш памятью, FPU и TZ затесался у нас между CM0 и CM3. Вам нельзя работать в присяжных с вашей объективностью 🙂 Мне кажется, что вы либо не читаете написанное мной, либо не понимаете, что именно я имею в виду. Я вам писал не про абсолютную величину производительности, которая, безусловно, сильно зависит от рабочей частоты и за исключением редких случаев оказывается глупо сравнивать с этой точки зрения МК на 30 МГц и МК на 144 МГц с одинаковой ISA и сходной архитектурой. Поэтому я имел в виду совсем другое: архитектурное совершенство реализации, оцениваемое в предложенных вами же единицах CoreMark/MHz. И вот это мы и сравнивали. При этом в рамках предложенных вами попугаев Амур оказывается почти в три раза хуже по сравнению с формально аналогичным ему по архитектуре и набору команд BL702: 1,16 CoreMark/MHz против 3,1 CoreMark/MHz. При этом у АМУРа тоже есть TCM, т.к. он реализован на базе ядра SCR1 от SyntaCore: У него тоже есть кэш-память размером 1 кБ, о которой вы же и писали выше. FPU/TZ в CoreMark не участвует (см. https://www.eembc.org/coremark/faq.php - "CoreMark is capable of testing a processor’s basic pipeline structure, as well as the ability to test basic read/write operations, integer operations, and control operations.") Понимаете теперь, что я сравниваю? Теперь вопрос: вы по-прежнему считаете, что я не объективен? И чём же моя необъективность? PS: Меня звали в присяжные в московский окружной военный суд, но по причине занятости на работе и личных проблем я туда не пошёл. Может быть и к лучшему. А может быть и нет, т.к. всегда не хватает людей с трезвой оценкой происходящего. 😉 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 48 20 января Опубликовано 20 января (изменено) · Жалоба 1 час назад, makc сказал: почти в три раза хуже по сравнению с формально аналогичным ему по архитектуре и набору команд BL702: 1,16 CoreMark/MHz против 3,1 CoreMark/MHz. 3.1 тут точно не опечатка? Просто тогда получается, что вот это ядро заметно круче кортекс М7 (2.14 DMIPS/MHz (Dhrystone 2.1)) с кэшами и пр плюшками, что странно, если честно... Или тут другие мерила? Изменено 20 января пользователем mantech Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 214 20 января Опубликовано 20 января · Жалоба 2 минуты назад, mantech сказал: 3.1 тут точно не опечатка? Просто тогда получается, что вот это ядро заметно круче кортекс М7 (2.14 DMIPS/MHz (Dhrystone 2.1)) с кэшами и пр плюшками, что странно, если честно... Нет, т.к. у BL702 в даташите написано "CPU performance ~1.46 DMIPS/MHz. ~3.1 CoreMark/MHz.". Так что M7 заметно круче в попугаях DMIPS/MHz. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 48 20 января Опубликовано 20 января · Жалоба 1 час назад, makc сказал: ~1.46 DMIPS/MHz. ~3.1 CoreMark/MHz А, ну тогда понятно, просто другие ед. измерения... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 231 21 января Опубликовано 21 января · Жалоба 11 часов назад, mantech сказал: STM32H743 https://www.farnell.com/datasheets/2551152.pdf Так лучше?)) Ок - с написанием названия МК вы наконец-то справились. Осильте и следующий шаг: Укажите конкретное место в мануале, где сказано, что ОЗУ в сём МК не может работать на частоте ядра? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
A.V.Avtomat 22 21 января Опубликовано 21 января · Жалоба В 19.01.2024 в 08:22, tegumay сказал: по уму они должны делать завершенные наборы микросхем, а не разовые поделки. зачем ОДНА отечественная микросхема, если вокруг нее приходится ставить 10 импортных. а если вспомнить про сроки и гарантии поставок xD Кстати, у НИИЭТ есть такие же процессоры для космоса без ОЗУ и ПЗУ. Ну и поставили они на своей отладочной плате вокруг процессора сплошной импорт, таким образом демонстрируя его бесполезность для большинства земных применений Там даже с линейными стабилизаторами не заморачивались, тоже импорт. Ну если вернуться к АМУРу, то вспоминаю его анонс на ОРТ на фоне Луна 25, которая якобы была сделана целиком и полностью из отечественных комплектующих (если так, то не в этом ли причина крушения ). Мне уже тогда стало интересно, для чего всё было это представление, ведь АМУР никакого отношения к космосу в принципе не имеет. Только после реанимации Миландра ответ стал более очевидным: "А король то голый!". Но своих портных он всё равно в обиду не даст Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 48 21 января Опубликовано 21 января (изменено) · Жалоба 6 часов назад, jcxz сказал: Укажите конкретное место в мануале, где сказано, что ОЗУ в сём МК не может работать на частоте ядра? Ну хорошо, убедили, то, что написано AXI SRAM 512к наверно работает на частоте шины AXI, которая наверно 400МГц, что явно не указано, но спорить не буду. В любом случае, скорость работы даже этой области уже будет меньше, т.к. по одной шине будут передаваться и команды и данные, все остальное, 128+128+64+32 работает на шине 200МГц, что явно указано, и значит уже не на частоте ядра. Так пойдет? Изменено 21 января пользователем mantech Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 231 21 января Опубликовано 21 января · Жалоба 7 часов назад, mantech сказал: Ну хорошо, убедили, то, что написано AXI SRAM 512к наверно работает на частоте шины AXI, которая наверно 400МГц, что явно не указано, но спорить не буду. Ключевое слово тут: "наверное". 7 часов назад, mantech сказал: В любом случае, скорость работы даже этой области уже будет меньше, т.к. по одной шине будут передаваться и команды и данные, все остальное, Причём тут "скорость работы"? Речь шла о частоте ОЗУ. Естественно - если к одной и той же памяти осуществляются разные доступы от разных bus-masters, то они будут делить пропускную способность этой памяти. Это справедливо для любой памяти, даже TCM/CCM. 7 часов назад, mantech сказал: 128+128+64+32 работает на шине 200МГц, что явно указано, и значит уже не на частоте ядра. Так пойдет? Опять: где указано?? Вы опять фантазируете на кофейной гуще невнятных картинках. То что на картинке на шине подписано "200МГц" - ещё ни о чём не говорит. Разрядность этого сегмента шины может быть = 64 бит. Что на другом её конце даст частоту доступа к 32-битной ОЗУ вдвое бОльшую. Т.е. - равную частоте ядра. Например: у XMC4xxx и у Tiva разрядность шины к флешь = 256 бит. Что, даже при частоте флеша максимум 30МГц, даёт эквивалентную частоту чтения 32-битных данных из флешь в 8 раз бОльшую. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 48 21 января Опубликовано 21 января · Жалоба 2 часа назад, jcxz сказал: То что на картинке на шине подписано "200МГц" - ещё ни о чём не говорит. Разрядность этого сегмента шины может быть = 64 бит. А может и не быть, ибо явно написали "32 bit AHB bus matrix"... 2 часа назад, jcxz сказал: разрядность шины к флешь = 256 бит. Что, даже при частоте флеша максимум 30МГц, даёт эквивалентную частоту чтения 32-битных данных из флешь в 8 раз бОльшую. Опять же, может и не дать, ибо ветвления никто не отменял... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 231 21 января Опубликовано 21 января · Жалоба 5 часов назад, mantech сказал: Опять же, может и не дать, ибо ветвления никто не отменял... Причём тут какие то "ветвления"? Вы всё смешали в кучу.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mantech 48 22 января Опубликовано 22 января · Жалоба 8 часов назад, jcxz сказал: Причём тут какие то "ветвления"? Ускорение в 8 раз больше будет только на линейно выполняющемся коде. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Сергей Борщ 134 1 февраля Опубликовано 1 февраля · Жалоба Если кому-то действительно надо: https://www.chipdip.ru/product0/8028745866 https://tellur-el.ru/catalog/integralnye_mikroskhemy_1/mikrokontrollery_i_protsessory_1/mikrokontrollery_1/323268/ Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться