[Sverchok 1]

Добрый день!

Прошу опытных коллег дать пояснения по подключению DDR памяти к FPGA. Приступаем к проектированию устройства, которое, в числе прочего, будет осуществлять опрос 70 линий ввода на частоте 100 МГц с последующим сохранением в память (DDR) - упрощенный логический анализатор на 70 линий. При таких параметрах память должна иметь пропускную способность порядка 7 Гигабит/с. Предполагаем использовать FPGA Artix-7, поверхностный анализ документации не дал однозначного ответа на максимально достижимую пропускную способность DDR памяти с этими FPGA, так например тут (https://docs.xilinx.com/v/u/en-US/ds180_7Series_Overview) говориться о макс. пропускной способности интерфейса памяти 1066 Mb/s (1066 мегабит/с), но не понятно при какой разрядности шины.
Если предположить что максимальный потолок пропускной способности контролера памяти 1066 Mb/s, то возможно ли в рамках одной FPGA синтезировать несколько контроллеров, которые будут работать параллельно, таким образом увеличив общую пропускную способность?

[10ff 0]

На KC705 при тестировании DDR3 полный цикл обращения ко всему объему памяти (запись+вычитывание) занимал примерно 200 мс на частоте 800 МГц (эффективная 1600). Это соответствует пропускной способности ~10 Гбайт/с.

Если вы в Artix'е собираетесь работать на частоте 533 МГц, то для модуля SODIMM можно получить пропускную способность примерно в 6,5 Гбайт/с. Опять же все зависит от способа обращения к памяти - запись всего объема, попеременная запись/чтение и т.п. Максимальная пропускная способность достигается при непрерывной записи или чтении всего объема.

[Sverchok 1]

6 минут назад, 10ff сказал:

Если вы в Artix'е собираетесь работать на частоте 533 МГц,

А вы не знаете, что имеет ввиду производитель под параметром "Memory interface". Вот он нас и вводит в заблуждение.

 

[10ff 0]

On 12/10/2022 at 5:03 PM, Sverchok said:

А вы не знаете, что имеет ввиду производитель под параметром "Memory interface". Вот он нас и вводит в заблуждение.

 

Xilinx как раз и говорит, что предельная эффективная частота для самого быстрого Артикса составит 1066 Мбит/с по каждой линии. Т.е. реальная частота на которой сможет работать ваша память будет 533 МГц. В случае SODIMM-модуля памяти у вас в распоряжении 64 бита шина.

[Sverchok 1]

3 часа назад, 10ff сказал:

Xilinx как раз и говорит, что предельная эффективная частота для самого быстрого Артикса составит 1066 Мбит/с по каждой линии.

Благодарю за разъяснение. А думали, что это производительность с учетом всех линий. 

[anton_sosnitzkij 0]

В 10.12.2022 в 16:55, 10ff сказал:

На KC705 при тестировании DDR3 полный цикл обращения ко всему объему памяти (запись+вычитывание) занимал примерно 200 мс на частоте 800 МГц (эффективная 1600). Это соответствует пропускной способности ~10 Гбайт/с.

Если вы в Artix'е собираетесь работать на частоте 533 МГц, то для модуля SODIMM можно получить пропускную способность примерно в 6,5 Гбайт/с. Опять же все зависит от способа обращения к памяти - запись всего объема, попеременная запись/чтение и т.п. Максимальная пропускная способность достигается при непрерывной записи или чтении всего объема.

Подскажите, пожалуйста, эти цифры получены с использованием MIG?

[10ff 0]

On 2/16/2023 at 10:54 PM, anton_sosnitzkij said:

Подскажите, пожалуйста, эти цифры получены с использованием MIG?

Да, с MIG.