[Koluchiy 0]

Здравствуйте.

 

Нужно сконвертировать файлы AHDL(.tdf) в Verilog/VHDL.

Чем можно воскользоваться?

Гуглится только утилита xport из старых ISE.

Соответственно, вопросы:

1) Насколько хороша/плоха xport?

2) В какой крайней версии ISE есть xport? В Vivado он нигде не зарыт?

2) Есть ли какие-то альтернативные инструменты?

 

Всем заранее спасибо за ответы.

[des00 25]

а цель какая ? так то родной квартус умеет, но вот читаемость под вопросом)

[Koluchiy 0]

6 minutes ago, des00 said:

а цель какая ? так то родной квартус умеет, но вот читаемость под вопросом)

А где там? еще раз потыкался - не нашел. Куда копать?

 

Цель - вынуть нужное из старых исходников и засунуть в Синплифай.

[des00 25]

11 minutes ago, Koluchiy said:

А где там? еще раз потыкался - не нашел. Куда копать?

хмм, смотрю 15.1 не вижу, почему то у меня четкое ощущение что в 2.0-3.0 квартусе оно было. Вроде там было что-то типо конвертера файла в верилог. Но может быть я со схематиком путаю( а хпорт рабочая штука, да

[selax 18]

Если цель именнь сконвертировать AHDL в  Verilog, то альтернатив, если я не ошибаюсь, нет. Но лучше потратить время и сделать всё ручками, ибо код там получается на любителя. По поводу последней версии, где он есть, не скажу, но добыть его можно в гугле по первой же ссылке по запросу "xport.exe  скачать".

Пользоваться тоже элементарно - просто перетаскиваете  *.tdf файл на приложение xport.exe и рядом появляется *.v файл.

Изменено 22 ноября, 2022 пользователем selax

[Koluchiy 0]

5 hours ago, selax said:

но добыть его можно в гугле по первой же ссылке по запросу "xport.exe  скачать".

 

 

В этом есть некоторый риск. Из установленного ISE взять безопаснее.

 

В 14.7 64bit - есть.

Даже запускается на Вин10, но пока что ругается вообще на любые исходники, которые я ему даю :-).

Надо найти исходники попроще :).

[Koluchiy 0]

А Max+PlusII еще остался у кого-нибудь?

В интернетах пишут, что он мог генерить Верилог из AHDL.

[Koluchiy 0]

Подскажите заодно, правильно ли я понимаю, что в AHDL директива USED(имя выхода) показывает, используется ли выход снаружи модуля?

Чет не могу найти на эту директиву мануала.

[des00 25]

3 hours ago, Koluchiy said:

А Max+PlusII еще остался у кого-нибудь?

В интернетах пишут, что он мог генерить Верилог из AHDL.

выж свой 😉 10.23 вроде был в закромах, целых 10 мегабайт занимал))

[selax 18]

4 часа назад, Koluchiy сказал:

В этом есть некоторый риск. Из установленного ISE взять безопаснее.

Ну я перед тем как написать на всякий случай сравнил CRC сумму своего с тем что выложен в тырнете и проверил работу. 🙂

[Koluchiy 0]

48 minutes ago, des00 said:

выж свой 😉 10.23 вроде был в закромах, целых 10 мегабайт занимал))

Не все так просто

[wolfman 0]

Если не ошибаюсь на сайте iosifk есть неплохой мануал по переводу ahdl на vhdl и Verilog.

В своё время пробовал xport, оказалось проще переписать самому.

[Zversky 16]

В 22.11.2022 в 18:30, Koluchiy сказал:

Не все так просто

И совсем некрасиво (см. скрепку)

AHDL2Verilog.rar