[makc 229]

41 минуту назад, vsrb сказал:

то там будет в частности блок ips2l_pcie_soft_phy_v1_2.v, не понятно до конца: аппаратный у них PCIe или программный.

В Logos2 блок аппаратный.

 

41 минуту назад, vsrb сказал:

Блок DMA, к сожалению, зашифрован

Он может быть расшифрован: rt_pcie_dma_v1_1_vpAll.zip

[Gas Wilson 67]

Route_Constraint_Editor_User_Guide 2.0 _innek.pdf

[Gas Wilson 67]

Новая ревизия ADS Syntesis User guide - 2.3

https://disk.yandex.ru/i/s_MRfBQ1U_VlDA

[Gas Wilson 67]

On 1/9/2023 at 9:19 AM, makc said:

Дело не в битстриме, а в невозможности прошить битстрим (половинки) в две разные микросхемы SPI flash. Указанный параметр битстрима в принципе на это никак повлиять не может, т.к. программатор не определяет две микросхемы, чтобы можно было выбрать в какую что прошивать.

Ну как обычно - пока фича не работает 🙂

Но можно в программаторе прошить.

So far，the development environment PDS does not support X8 mode writing, we can use another way.  The software can generate two SFC files. The first file is written to chip U 5 by default through the software. Then the chip U 6 is welded to the U 5 position for writing the second file. after completion, the two chip can be welded to the original location.

[makc 229]

14 минут назад, Gas Wilson сказал:

Ну как обычно - пока фича не работает 🙂

Спасибо за информацию, что и требовалось доказать.

14 минут назад, Gas Wilson сказал:

Но можно в программаторе прошить.

Это было и так понятно, но каждый раз перепаивать отладочную плату - не вариант.

PS: есть ли описание логики конфигурирования через JTAG? В этом случае можно было бы решить эту проблему через OpenOCD

[StewartLittle 45]

В 31.01.2023 в 14:42, makc сказал:

PS: есть ли описание логики конфигурирования через JTAG? В этом случае можно было бы решить эту проблему через OpenOCD

Может, попробовать сконструировать костыль?

У программера PDS, вроде как, есть режим Serial Flash.

Можно попробовать загрузить в ПЛИС проект, "прозрачный" для портов второй флэшки (т.е. просто транслирующий ее входы-выходы на свободные ноги ПЛИС), и попробовать подключиться к ней программером в режиме SerialFlash через эти свободные ноги.

[makc 229]

2 часа назад, StewartLittle сказал:

У программера PDS, вроде как, есть режим Serial Flash.

Можно попробовать загрузить в ПЛИС проект, "прозрачный" для портов второй флэшки (т.е. просто транслирующий ее входы-выходы на свободные ноги ПЛИС), и попробовать подключиться к ней программером в режиме SerialFlash через эти свободные ноги.

Не уверен, что это сработает, т.к. скорее всего там как и у Xilinx грузится технологическая прошивка, являющаяся мостом JTAG<=>SPI.

[StewartLittle 45]

В 31.01.2023 в 17:46, makc сказал:

Не уверен, что это сработает, т.к. скорее всего там как и у Xilinx грузится технологическая прошивка, являющаяся мостом JTAG<=>SPI.

Нет, я не предлагаю ломиться через JTAG.

У родного программатора Pango есть просто-таки отдельный SPI'ный порт (CS/DI/DO/CLK) - вот через него.

USB Cable II Instructions for Use.pdf

[makc 229]

8 минут назад, StewartLittle сказал:

Нет, я не предлагаю ломиться через JTAG.

С тем же успехом можно сделать и через JTAG в два захода: первым делом заливаем свою прошивку, реализующую мост JTAG<=>SPI, а вторым заходом через OpenOCD программируем SPI Flash, но это всё криво. Поэтому вопрос остаётся открытым: где взять подробное описание внутренней кухни JTAG у Pango Micro?

[StewartLittle 45]

В 31.01.2023 в 14:14, Gas Wilson сказал:

Ну как обычно - пока фича не работает 🙂

Хм-м, что-то не сообразил сразу - а если взять BSDL-файл для PG2L100-6FBG676 , и скормить его какому-нибудь Boundary Scanner'у, который умеет с внешними флэшками работать?

Я, правда, имел дело только с теми сканерами, которые умели параллельную флэш прошивать (типа TopJTAG Flash Programmer).

Может, кто знает сканеры, которые с Serial NOR Flash работать умеют?

[makc 229]

1 час назад, StewartLittle сказал:

Может, кто знает сканеры, которые с Serial NOR Flash работать умеют?

Так не делают, поскольку получается слишком медленно. Поэтому все работают через временные прошивки с более эффективной реализацией моста JTAG-(Q)SPI.

[StewartLittle 45]

В 14.02.2023 в 11:39, makc сказал:

Так не делают, поскольку получается слишком медленно. Поэтому все работают через временные прошивки с более эффективной реализацией моста JTAG-(Q)SPI.

Так я и не спорю... Это к вопросу о "шашечках или ехать", если нужно здесь и сейчас.

[makc 229]

59 минут назад, StewartLittle сказал:

Так я и не спорю... Это к вопросу о "шашечках или ехать", если нужно здесь и сейчас.

Лучше ужасный конец, чем ужас без конца. (С) :-)

 

[sawanderer 2]

23 часа назад, StewartLittle сказал:

если взять BSDL-файл для PG2L100-6FBG676

А не подскажете, где его можно взять?

Кстати, на серию Compact у них доступ через JTAG на первый взгляд достаточно подробно описан в открытом доступе ( https://pangomicro.com/upload/support/file/2021012711452353.pdf )  с примером загрузки прошивки с микроконтроллера ( https://pangomicro.com/upload/support/file/pef_parser_v1.2.4.2.zip ) (правда проверить не на чем, не нашел, на эту серию вообще отладки в открытой продаже есть?). Есть надежда, что и на Logos2 есть или будет что-то подобное, но я так понимаю производитель на эту серию открыто документацию не выкладывает, так что только кто получил к ней как-то доступ может ответить.... Судя по выложенному в данной теме даташиту, должен быть по крайней мере документ UG040005.  

Изменено 15 февраля, 2023 пользователем sawanderer

[StewartLittle 45]

В 15.02.2023 в 11:26, sawanderer сказал:

А не подскажете, где его можно взять?

Я запросил, жду...

 

В 15.02.2023 в 11:26, sawanderer сказал:

на эту серию вообще отладки в открытой продаже есть?

У меня есть, называются SA-EVB-PGA7KD. В тырнете не ищется, но документация есть, хоть и на китайском.

Все залито на ftp, в соответствующий раздел: ../pub/FPGA/_PangoMicro_/Boards/Compa/

Ну или по e-mal могу выслать.