[yes 5]

то есть, когда подключаешь ILA в "block design" то вот такие картинки в результате. можно ли подключить к HDL проекту (ну и прежде всего к своим модулям, а не к Xilinx IP) и насколько сложно?

ну и списсок интерфейсов/протоколов, которые распознаются хотелось бы узнать.

я крайне редко пользуюсь блок дизайном - по моему, не удобно, и в моих проектах IP редко используются, поэтому и не надо было... но вот увидел такой декодер и был приятно удивлен (когда-то даже писал что-то подобное самодельное, для расшифровки vcd файлов)

upd: такую функциональность в LA (HW коробках за деньги) или даже в осциллографах видел не раз, и в софте тоже видел, но вот в виваде, конкретно, не знал, что так можно. 

[nice_vladi 1]

RTFM, я думаю: https://docs.xilinx.com/v/u/en-US/pg261-system-ila

Ну и само ядро можно потыкать. Например, у меня выбор вот такой:

Достаточно богатый выбор, я бы сказал) Жаль, что только для BD работает. Хотя, думаю, можно извратиться и сгенерированное ядро подключить куда-то в RTL.