Tausinov 0 7 июля, 2022 Опубликовано 7 июля, 2022 · Жалоба Всем доброго дня! Возник интересный вопрос, на который с ходу не получилось найти ответа. Если проект собран под клок, условно 300 МГц, а запуская его на железе, на плисину мы реально подаем меньший клок, например, 100 МГц, можем ли бы гарантировать, что с точки зрения setup-hold никаких проблем не будет, или все-таки нет? Если прикидывать на пальцах,меньшая частота явно накладывает более слабые ограничения на дизайн, т.е. как будто бы при соблюдении заведомо более жестких, все должно быть нормально, но нет ли тут каких-то подводных камней? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Yuri124 1 7 июля, 2022 Опубликовано 7 июля, 2022 (изменено) · Жалоба Уверен, что с меньшей частотой работать должен - в отчетах синтезатор пишет всегда максимальную частоту (есс-но, если в дизайне нет специфических блоков/интерфейсов, у которых имеется минимально допустимая частота, и она при этом не будет нарушена. Ну и - еще при применении PLL могут быть вопросы). setup - однозначно не может быть нарушен, только увеличится при уменьшении частоты hold - тоже проблем не вижу, он не уменьшится. Изменено 7 июля, 2022 пользователем Yuri124 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Tausinov 0 7 июля, 2022 Опубликовано 7 июля, 2022 · Жалоба On 7/7/2022 at 2:58 PM, Yuri124 said: Уверен, что с меньшей частотой работать должен - в отчетах синтезатор пишет всегда максимальную частоту (есс-но, если в дизайне нет специфических блоков/интерфейсов, у которых имеется минимально допустимая частота, и она при этом не будет нарушена. Ну и - еще при применении PLL могут быть вопросы). setup - однозначно не может быть нарушен, только увеличится при уменьшении частоты hold - тоже проблем не вижу, он не уменьшится. Да, этот момент забыл отметить - не берем в рассчет специфические модули, вроде PLL, трансиверов и прочего, критично реагирующие именно на номинал частоты. Примерно такие же мысли были, просто хотелось себя проверить. Hold, как я понимаю, зависит в большей степени от элементной базы, и от номинала клока меняться как будто бы не должен совсем. Более того, где-то натыкался на утверждение, что на современной элементной базе t_hold или ноль или очень-очень близок к этому. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 25 7 июля, 2022 Опубликовано 7 июля, 2022 · Жалоба Обычная логика без проблем будет работать на меньшей частоте. Именно по этому в проектах можно указывать в констрейнах частоту больше рабочей чтобы на рабочей всё было норм и можно было спать спокойно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 7 июля, 2022 Опубликовано 7 июля, 2022 · Жалоба 2 hours ago, Tausinov said: Более того, где-то натыкался на утверждение, что на современной элементной базе t_hold или ноль или очень-очень близок к этому. в современных плис он отрицательный. связан с тем что задержка в ячейке по данным больше чем по тактовой. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Tausinov 0 7 июля, 2022 Опубликовано 7 июля, 2022 · Жалоба On 7/7/2022 at 6:20 PM, des00 said: енных плис он отрицательный. связан с тем что задержка в ячейке по данным больше чем по тактовой. Интересно! Спасибо, буду знать) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться