[iiv 19]

Добрый день,

 

хочется генерировать несколько (около 20) сигналов CMOS, так, чтобы у всех из них была одинаковая частота (100-250МГц может слегка больше, но конкретно в этой микросхеме CMOS только до 250МГц), но у каждого сигнала была бы своя фаза и, дополнительно выставлять длительность включения в этих сигналах, идеально было бы так, что половина сигналов имеет свою длительность, а другая - свою. Если так нельзя, то хотя бы одну длительность на все сигналы.

 

Под длительностью я подразумеваю следующее, пусть сигнал имеет частоту 250МГц, то есть длительность его полного периода соответствует 4нс, и, обычно почти 2нс на выходе присутствует логическая единица и еще почти 2нс - логический ноль, но длительности логического ноля и единицы совпадают. Я бы хотел иметь возможность менять отношение этих длительностей в каких-то разумных 20-80% пределах.

 

Фазу хотелось бы выставлять с точностью хотя бы 80пс (вроде ZL30263 и лучше позволяет) а для длительности логической единицы - тоже хотелось бы те же 80пс точность, но если нет, то хоть сколько то.

 

В документации на микросхему этого нет и я подозреваю, что это в ней не реализуемо.

 

Скажите, пожалуйста, а бывает ли что-то, что бы позволяло бы выставить на 20 выходов

одинаковую частоту в диапазоне 100-300МГц, с хорошей точностью (хотя бы по 1% шага), +

длительность логической единицы с точностью 80пс, +

фазу у каждого канала с точностью около 80пс?

 

Вроде дешевой плиской не сделаешь, а толстый стратикс - немного жалко для таких целей, вдруг есть что-то не сильно сложное и не сильно дорогое для такой задачи, посоветуйте, пожалуйста?

 

Спасибо!

[vladec 9]

8 часов назад, iiv сказал:

Вроде дешевой плиской не сделаешь

А Вы загляните в этот раздел:

В плане частот не скажу, ну вот по цене то, что надо.

 

[_pv 61]

аналоговые линии задержки вроде SY89297U и эсл логика MC10EPхх позволят менять и фазу и длительность, но на 20 каналов жирная плис наверное дешевле выйдет.

[iiv 19]

Спасибо большое, за советы!!!

 

Я кажется прозевал в документации на этот клок, так длину CMOS сигнала можно таки менять, только на частотах меньше 141МГц. Жалко, что только до 141МГц, чуть-чуть выше бы, идеально было бы.

 

Про GoWin - спасибо большое, я как-то раньше видел какую-то информацию о них, но серьезно их не воспринимал, а, похоже, зря. Надо взять на попробовать, а то циклонов сейчас совсем не достать.

[iiv 19]

On 2/4/2022 at 8:59 AM, _pv said:

аналоговые линии задержки вроде SY89297U и эсл логика MC10EPхх позволят менять и фазу и длительность, но на 20 каналов жирная плис наверное дешевле выйдет.

в продолжении вопроса... и частоту хотелось бы побольше (150-500МГц). С фазой - да, понятно, скажите, пожалуйста, вот как можно выставить duty cycle (мне хотелось бы в диапазоне 40-60%) с помощью MC10EPхх, вернее какой из них, я вроде все осмотрел, но подходящей не нашел.

 

Спасибо!!!

 

PS: на плиске не получается по таймингу, линии задержки еще сделать на плиске можно, а вот duty cycle выставить на частотах 150-500МГц - уже не получается.

[vervs 28]

1 час назад, iiv сказал:

линии задержки еще сделать на плиске можно, а вот duty cycle выставить на частотах 150-500МГц - уже не получается.

две линии пропустить через исключающее или может и получится

[iiv 19]

4 hours ago, vervs said:

две линии пропустить через исключающее может и получится

Спасибо! Да, я тоже думал, правда одну вначале через управляемую линию задержки, а потом через NAND, но как-то криво вроде, думал, что может есть что-то готовое. Мне надо программно выставлять этот duty cycle и частоту желательно каждые 200-300мкс. Наверное устроит даже 40-50% или 50-60% duty cycle.

 

То есть как раз хочется не через delay line + nand а какой-то специализированной микросхемой это делать.

[_pv 61]

да, можно и xor. MC10EP08 с двух канальной SY89297U на оба входа.

но вообще любой другой логический элемент or/and/nand/... , с изменяемой задержкой синхронно на обоих входах сдвинет "фазу", а разность задержки между входами - длительность.

но 500МГц даже через самую быструю AUC или AUP тексасовскую кмоп логику не пролезет, поэтому и эсл.

з.ы. а этот ZL30263  до 140МГц фазу клоков произвольно позволяет крутить? а то тоже вдруг понадобились 3-4 канала клока от условно 0 до ~150-200МГц, но чтобы фазу между ними можно было произвольно крутить на отдельные градусы, ну то есть получше процента.

ad9106 впринципе подходит хотя можно было бы и побыстрее,  или даже ГГц цапы со встроенным NCO, но вдруг как-то проще можно.

[iiv 19]

Спасибо большое, _pv!

2 hours ago, _pv said:

з.ы. а этот ZL30263  до 140МГц фазу клоков произвольно позволяет крутить? а то тоже вдруг понадобились 3-4 канала клока от условно 0 до ~150-200МГц, но чтобы фазу между ними можно было произвольно крутить на отдельные градусы, ну то есть получше процента.

не, там не все так хорошо, иначе я бы и не спрашивал. Там получается, что после делителя основной частоты PLL получается что-то около 1ГГц, и с его дискретностью можно крутить фазу того, что на выходе, то есть максимум, что я смог получить, это около 0.5нс шаг кручения фазы. В общем-то мне это, к сожалению, даже на 140МГц не сильно хватает, поэтому я и задумался о честном варианте delay line, пусть он и будет существенно дороже.

Про ЦАП - да, так конечно можно, но совсем вроде дорогое решение получается, особенно если ЦАП (в моем случае) на 500МГц, и к этому ЦАПу все остальные управляющие сигналы с плиски тащить.

Ну то есть только фазу крутить, то ZL30263 плюс по половинке SY89297 на каждый вход где-то до 1ГГц с точностью до 2 градусов по фазе на 1 ГГц все должно работать.

[_pv 61]

50 minutes ago, iiv said:

Про ЦАП - да, так конечно можно, но совсем вроде дорогое решение получается, особенно если ЦАП (в моем случае) на 500МГц, и к этому ЦАПу все остальные управляющие сигналы с плиски тащить.

Ну то есть только фазу крутить, то ZL30263 плюс по половинке SY89297 на каждый вход где-то до 1ГГц с точностью до 2 градусов по фазе на 1 ГГц все должно работать.

мне 150МГц и ниже, линии задержки уже не хватит, а дискретности c половиной периода vco в 1ггц ещё много.

 

Цапы типа dac3484, не сильно и дорогие получаются если на 4 канала поделить, по сравнению с линиями задержки и эсл логикой, и там вроде бы только spi достаточно для управления nco, а порт данных со всякими jesd204b вроде бы можно не трогать вообще, ну если использовать в режиме как dds и на выходе иметь только синус. Но с синхронизацией нескольких цапов для >4 каналов будут сложности.

[iiv 19]

Да, верно, линии задержки на SY89297 надо либо удваивать, либо от 200МГц работать.

 

А если взять ЦАП с CMOS входом и грузить туда с борды типа teensy 4.1 по GPIO? У нее можно 16 бит за один такт заслать, и еще за один такт эти 16 бит из памяти прочитать, при тактовой 600МГц, то есть 16 бит каждые 3.3нс, а с радиатором оно и на стабильно 800МГц летает (то есть 2нс за пересылку). Вроде если совсем меньше 150МГц, то может и справится. Еще как вариант - оставаться на линиях задержки, но втыкать что-то от Maxim, DS1135 вместе с SY89297, но тоже как-то не бюджетно.