Перейти к содержанию
    

Понять статью ЭМС по теме защиты PoE

Добрый день!

Есть интересная статья https://www.microsemi.com/document-portal/doc_view/133863-tn-201-ensuring-poe-surge-compliance, где разжевывают защиту PoE и что там происходит во время испытаний и т.д. Видимо одна из совсем немногих на просторах сети, где подробно объясняется.

 

Но как всегда есть непонятные моменты. Вот, например, стр 8, последние 2 строчки: "We realize that reduction of Y-capacitance is one of the best ways for ensuring surge survivability, especially in AC-disconnect cases" - что тут подразумевается под "AC-disconnected cased"? Далее в статье это ещё встречается, и на схеме обозначено так же "DC disconnect". Т.е. что тут имеется в виду под этими режимами?

Благодарю.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...