Перейти к содержанию
    

Клок с регистра с разрешением

7 минут назад, des00 сказал:

порядка 5-7нс

Выглядит примерно как + пол вареника.

В DS на конкретный чип можно найти мин/макс значение этого временного интервала, как он называется?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

4 minutes ago, Freibier said:

Выглядит примерно как + пол вареника.

В DS на конкретный чип можно найти мин/макс значение этого временного интервала, как он называется?

я ни разу не встречал. все зависит от заполненности чипа, месторасположения рукопашного мультиплексора, месторасположения GCLK блочка. ЕМНП у типового сыклона 3, этих блоков 4 штуки и стоят по углам ПЛИС. 5-7нс, как раз к нему относились.

ЗЫ. Вот забавный случай, для переключения тактовых. Был у меня проект, там память, с переключением источников записи, работающих на разных тактовых. Чтение работало на третьей частоте. Частоты были под 100МГц и результат был нестабилен. Самый простой вариант решить эту проблему с переключением: поставить 2 блока памяти, каждый на своей частоте и мультиплексировать по чтению).

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

5 минут назад, des00 сказал:

все зависит от заполненности чипа, месторасположения рукопашного мультиплексора, месторасположения GCLK блочка.

Ясно. Спасибо.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

про использование ODDR выхода заглохло или я не рассмотрел

наверняка в MAX10 выходы (IOB-ы) имеют ODDR - по правилам квартуса надо в IP каталоге что-то такое поискать

на тактовый вход этого ODDR - клок, на один вход 0, на другой 1 - на выходе (ножке ПЛИС) будет тактовый сигнал

причем достаточно хорошо получается с времянкой с известной из даташита задержкой относительно внутреннего клока - вобщем всё получается сорс-синхроноус и приятно для констрейнов. внутри вообще анализируется по create_clock и не надо 2х частоты

при этом если вместо 1 на вход ODDR  - enable - то вот управляемый клок, на котором гарантированно нет иголок

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

12 минут назад, yes сказал:

про использование ODDR выхода заглохло или я не рассмотрел

наверняка в MAX10 выходы (IOB-ы) имеют ODDR - по правилам квартуса надо в IP каталоге что-то такое поискать

на тактовый вход этого ODDR - клок, на один вход 0, на другой 1 - на выходе (ножке ПЛИС) будет тактовый сигнал

причем достаточно хорошо получается с времянкой с известной из даташита задержкой относительно внутреннего клока - вобщем всё получается сорс-синхроноус и приятно для констрейнов. внутри вообще анализируется по create_clock и не надо 2х частоты

при этом если вместо 1 на вход ODDR  - enable - то вот управляемый клок, на котором гарантированно нет иголок

 

На 10 максе есть ODDR. 

Вы только, что описали классическую схему forwarded clock. 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

21 минуту назад, Flip-fl0p сказал:

На 10 максе есть ODDR. 

Возможно я не правильно понял, но в документе https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/max-10/m10_overview.pdf

на стр.5 написано : DDR3, DDR3L, DDR2, LPDDR2 (on 10M16, 10M25, 10M40, and 10M50.)

У меня 10M02.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

6 minutes ago, Freibier said:

Возможно я не правильно понял, но в документе https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/max-10/m10_overview.pdf

на стр.5 написано : DDR3, DDR3L, DDR2, LPDDR2 (on 10M16, 10M25, 10M40, and 10M50.)

У меня 10M02.

речь не про память SDRAM, а про свойства IOB-ов логики ножек. ну нету у меня квартуса, чтобы сказать, как это точно называется.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

14 hours ago, Freibier said:

В каком документе я должен искать наличие ODDR в моей плис?

в handbook конечно же. этож первый документ который нужно изучать до того как работать с целевой ПЛИС.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

55 minutes ago, Freibier said:

Захожу на сайт интела и не вижу handbookа

Где этот документ искать?

он же перед вами, только разбит на главы. раньше все было в одном документе, пока плис были маленькие. вам нужен Intel MAX 10 General Purpose I/O User Guide

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Понятно. Спасибо.

Но я не вижу в каких чипах есть эти самые "Double data rate input/output (DDIO)".

Или они есть на каждом пине абсолютно у любого чипа MAX10?

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1 minute ago, Freibier said:

Но я не вижу в каких чипах есть эти самые "Double data rate input/output (DDIO)".

значит их нет. и совет @yes к этой плис, не применим

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

17 минут назад, des00 сказал:

значит их нет. и совет @yes к этой плис, не применим

Ваш ответ выглядит так, что раз я их не вижу то их и нет (

 

Может кто доходчиво (как для новичка) разъяснить ситуацию с наличием DDIO регистров в чипах MAX10?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...