Кнкн 5 20 августа, 2021 Опубликовано 20 августа, 2021 · Жалоба Моделируется PLL operation_mode "normal" Частоты опорного и выходного сигнала равны. Скажите, пожалуйста, какая должно быть разность фаз между ними на модели? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 17 20 августа, 2021 Опубликовано 20 августа, 2021 · Жалоба 8 минут назад, Кнкн сказал: Скажите, пожалуйста, какая должно быть разность фаз между ними на модели? Никакой. А почему вы решили, что она должна быть? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 20 августа, 2021 Опубликовано 20 августа, 2021 · Жалоба Ни одна pll вам не гарантирует синфазность входного и выходного клока. Есть режим "zero что-то там", но там синфазность с выходным клоком на выходном пине. Внутри ПЛИС так не получается. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Кнкн 5 20 августа, 2021 Опубликовано 20 августа, 2021 · Жалоба 2 hours ago, andrew_b said: Никакой. А почему вы решили, что она должна быть? При моделировании получается некий сдвиг фаз. Как-то он выбирается ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
