[flammmable 1]

У навороченной SRAM IS61QDPB451236C есть пин ZQ, который управляет выходным импедансом в относительно широких пределах:

Quote

ZQ - Output impedance matching input: This input is used to tune the device outputs to the system data
bus impedance

Quote

An external resistor, RQ, must be connected between the ZQ pin on the SRAM and VSS to enable the SRAM to adjust
its output driver impedance. The value of RQ must be 5x the value of the intended line impedance driven by the
SRAM. For example, an RQ of 250Ω results in a driver impedance of 50Ω. The allowable range of RQ to guarantee
impedance matching is between 175Ω and 350Ω at VDDQ=1.5V.

А что насчет более простых памятей типа IDT71256 и CY7C199? По слову "impedance" в даташитах всего 3-5 совпадений и они идут в паре со словом "high". Каков их выходной импеданс?

[sorok-odin 5]

Например, можно получить из ibis модели. https://ibis.org/summits/nov19c/wang.pdf

Только зачем? Если для согласования, то все равно проще промоделировать.

[Obam 33]

По слову "impedance" в даташитах всего 3-5 совпадений и они идут в паре со словом "high"

И правильно, z-состояние, "лапки поджаты" - для шины нет этой микросхемы.

[flammmable 1]

12 hours ago, sorok-odin said:

Например, можно получить из ibis модели. https://ibis.org/summits/nov19c/wang.pdf

Только зачем? Если для согласования, то все равно проще промоделировать.

Огромное спасибо! Это именно то, что я хотел узнать!

[Herz 5]

17 часов назад, sorok-odin сказал:

Если для согласования, то все равно проще промоделировать.

Это как-то странно, что промоделировать проще, чем прочесть в даташите... Неужели не пишут?

[flammmable 1]

5 hours ago, Herz said:

Это как-то странно, что промоделировать проще, чем прочесть в даташите... Неужели не пишут?

Ссылки на даташиты приведены в первом посте. Одни даташит на 10 страниц, другой - на 18 страниц. Если найдёте подходящий параметр, я буду благодарен. Но, кажется я понимаю почему просимулировать проще. Я сегодня поигрался с IBIS-ом ISSI-вской памяти и её выходной буфер ведет себя совсем не как идеальный источник напряжения + внутреннее сопротивление.

Возник другой вопрос. Похоже, что некий усреднённый импеданс выходных буферов SRAM несколько выше, чем 50 ом. Возможно ли, так скажем, подкрутить размерами дорожки и толщиной платы (дорожки делаем тоньше, экранирующий полигон отодвигаем дальше) волновое сопротивление линии до 100-150 ом, чтобы память работала с наименьшей длительностью фронтов? Вообще, порочна ли практика такой подкрутки?

[sorok-odin 5]

30 минут назад, flammmable сказал:

Вообще, порочна ли практика такой подкрутки?

Порочна, на фронтах может возникнуть звон (овершуты и андершуты), вплоть до двойного срабатывания, если особо не повезет. Моделирование тут очень полезно своей наглядностью и экспериментами "а что если".

[_pv 54]

вы для 15нс памяти волновое сопротивление трассы по плате учитывать хотите?

[Baser 5]

Лет 20 назад подключал такую память SRAM 32K x 8, 15 ns к ADSP21xx от Analog Devices. Без всяких изысков, еще с DIP корпусами. Первый вариант платы действительно сбоил. Никакие волновые сопротивления в те годы я не считал, вылечилось установкой согласующих/фильтрующих последовательных резисторов на линии CS, RD, WR. Номинал сотни ом. Шины адреса и данных были подключены или напрямую или через шинные формирователи, точно не помню, там на шине еще устройства были. Потом было выпущено около 500 устройств, нареканий на работу памяти не было.