[vadimp61 0]

А если не секрет то что за аппаратура на Socrate первого поколения?

Просто мы в качестве эквивалента брали бухты сетевого кабеля и только тогда можно было увидеть реальные параметры регистров Line Loss и SigQual. На резистивных эквивалентах ничего не получалось. А на 1м провода есть примерно так LineLoss=0 и SigQual=16 при SNRTH=0

[Skorp 0]

А если не секрет то что за аппаратура на Socrate первого поколения?

Просто мы в качестве эквивалента брали бухты сетевого кабеля и только тогда можно было увидеть реальные параметры регистров Line Loss и SigQual...

 

Не секрет - модем Е1-DSL.

А что касаемо значений Line Loss, то при исползовании аттенюатора Сократ показывает значения практически отвечающие установленному затуханию.

[vadimp61 0]

Не секрет - модем Е1-DSL.

А что касаемо значений Line Loss, то при исползовании аттенюатора Сократ показывает значения практически отвечающие установленному затуханию.

 

В схеме аттенюатора сколько звеньев RC?

[Skorp 0]

В схеме аттенюатора сколько звеньев RC?

 

Как я писал выше это чисто резистивный аттенюатор.

 

Есть резистивный аттенюатор на 120 Ом (вход/выход) и затуханием до 38дБ.

 

На всякий случай отмечу - я понимаю, что такой аттенюатор не соответствует характеристикам реальных линий. Но для сравнения мне желательна информация именно по такому типу.

[angpeu 0]

Всем доброго время суток!

Подскажите пожалуйста ...

мы делаем модем E1-DSL на pef22624 и столкнулись с проблемой, при конфигурировании TDM интерфейса (CMD_CFG_SDI_SETTINGS) перестает вставать линк DSL и на выходе с TDMа pef22624 нет частот refclk, rclk, SP.... в чем тут может быть дело ?

[Ledol 0]

Всем доброго время суток!

Подскажите пожалуйста ...

мы делаем модем E1-DSL на pef22624 и столкнулись с проблемой, при конфигурировании TDM интерфейса (CMD_CFG_SDI_SETTINGS) перестает вставать линк DSL и на выходе с TDMа pef22624 нет частот refclk, rclk, SP.... в чем тут может быть дело ?

 

Здраствуйте.

Дело может быть, например, в задании режима DSL3, вместо TDM. Или, опять-же например, в некорректном задании частоты TDM шины (там little endian, т.е. младший байт параметра передается перед старшим).

Рекомендую посмотреть примеры конфигурации от Infineon. Найти их можно в 2-х местах.

1. Трэк файлы конфигурации. Запускаете WinEASY(софт к демоплате), делаете проект и открываете в нем этот самый трэк файл. А в нем уже вся последовательность настроек под конкретную задачу расписана. Сама демоплата при этом не нужна. Софт(WinEASY) у дистрибов.

2. Непосредственно в исходниках, поставляемых c toolkit-ом. У меня последний называется sdfev2.1_compact_0.2.4.0.zip. В нем есть ряд файликов типа sdfev2.1_compact_0.2.4.0\src\SDFE4_3pair_CCCC_FG.h с искомыми наборами настроек.

 

P.S.

Еще один совет - запаситесь терпением. Удачи

[angpeu 0]

sdfev2.1_compact_0.2.4.0 + drv_pef24624e-0[1].0.0.9

я их как раз и скрестил ...... поэтому с endianом вроде порядок .... настройки взял как раз из компакта .... думаю что или чего то недосмотрел там, или чего то недопаял ...

вот чего конфигурю:

/* SDFE-4 Configuration created from Trackfile

 

track2sdfe4cfg stylesheet version:

Id: track2sdfe4cfg.xsl,v 1.1 2004/07/29 14:04:43 langer Exp

*/

const sdfe4_config_entry_aux_t SDFE4_CFG_PREFIXED_NAME(aux_msg)[] = {

{ CMD_WR_REG_AUX_AUX_IF_MODE /* 129 */ , 0x82 },

{ CMD_WR_REG_AUX_SDI_IF_SEL_0 /* 137 */ , 0x00 },

{ CMD_WR_REG_AUX_SDI_IF_SEL_3 /* 161 */ , 0x03 },

{ CMD_WR_REG_AUX_MUX4_LOW_SEL /* 113 */ , 0x00 },

{ CMD_WR_REG_AUX_MUX10_LOW_SEL /* 97 */ , 0x00 },

{ CMD_WR_REG_AUX_MUX10_HIGH_SEL /* 105 */ , 0x00 },

};

 

 

const cmd_cfg_sym_dsl_mode_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sym_dsl_mode_COT) =

{

0x01, /* mode */

0x00, /* repeater */

0x01, /* standard */

0x00, /* rsvd0 */

0x00, /* rsvd1 */

0x00, /* rsvd2 */

0x00, /* rsvd3 */

0x00, /* rsvd4 */

0x00, /* rsvd5 */

0x00, /* rsvd6 */

0x00, /* rsvd7 */

};

 

const cmd_cfg_ghs_mode_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_ghs_mode_COT) =

{

0x00, /* transaction */

0x00, /* startup_initialization */

0x00, /* pbo_mode */

0x00, /* pmms_margin_mode */

0x08, /* epl_mode */

0x00, /* rsvd1 */

0x00, /* rsvd2 */

0x00, /* rsvd3 */

0x00, /* rsvd4 */

0x00, /* rsvd5 */

0x00, /* rsvd6 */

0x00, /* rsvd7 */

};

 

 

const cmd_cfg_sym_dsl_mode_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sym_dsl_mode_RT) =

{

0x02, /* mode */

0x00, /* repeater */

0x01, /* standard */

0x00, /* rsvd0 */

0x00, /* rsvd1 */

0x00, /* rsvd2 */

0x00, /* rsvd3 */

0x00, /* rsvd4 */

0x00, /* rsvd5 */

0x00, /* rsvd6 */

0x00, /* rsvd7 */

};

 

const cmd_cfg_ghs_mode_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_ghs_mode_RT) =

{

0x00, /* transaction */

0x80, /* startup_initialization */

0x00, /* pbo_mode */

0x00, /* pmms_margin_mode */

0x08, /* epl_mode */

0x00, /* rsvd1 */

0x00, /* rsvd2 */

0x00, /* rsvd3 */

0x00, /* rsvd4 */

0x00, /* rsvd5 */

0x00, /* rsvd6 */

0x00, /* rsvd7 */

};

 

 

const cmd_connect_ctrl_t SDFE4_CFG_PREFIXED_NAME(cmd_connect_ctrl) =

{

0x01, /* state */

0x00, /* rsvd1 */

CPU_TO_LE16( 0x0000), /* rsvd2 */

};

 

 

 

const cmd_cfg_caplist_short_ver_2_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_caplist_short) =

{

/** Clocking Mode according to g.991.2 */

/*SHDSL_CLK_MODE_2,*/

0x04, //SHDSL_CLK_MODE_3a

/** Annex */

0x07, //ANNEX_A_B_EFM,

/** Power Spectral Density Mask */

0x00,

/** Power Backoff */

0x00,

/** Minimum of the range of Base Data Rates or first rate in case of asymmetric PSDs */

CPU_TO_LE16 (0x00C0),

/** Maximum of the range of Base Data Rates or second rate in case of asymmetric PSDs */

CPU_TO_LE16 (0x0900),

/** Minimum of the range of extended Base Data Rates 16 TC-PAM */

CPU_TO_LE16 (0x0900),

/** Maximum of the range of extended Base Data Rates 16 TC-PAM */

CPU_TO_LE16 (0x0f00),

/** Minimum of the range of extended Base Data Rates 32 TC-PAM */

CPU_TO_LE16 (0x0300),

/** Maximum of the range of extended Base Data Rates 32 TC-PAM */

CPU_TO_LE16 (0x1640),

/** Minimum Sub Data rate */

0x00,

/** Maximum Sub Data rate */

0x00,

/** Enable PMMS */

0x00, //PMMS_OFF,

/** pmms_margin */

0x00,

/** for future use */

0x03, //ANNEX_A_B,

/** for future use */

0x00,

/** for future use */

0x00,

/** for future use */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00,

/** number of the octet */

0x00,

/** value of the coctet */

0x00

};

 

 

 

const cmd_cfg_sdi_settings_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_settings) =

{

0x03, /* input_mode */

0x05, /* output_mode */

CPU_TO_LE16( 0xffff ), /* frequency */

CPU_TO_LE16( 0x0800 ), /* payload_bits */

0x30, /* frames */

0x00, /* loop */

0x00, /* ext_clk8k */

0x00, /* dpll4bclk */

0x03, /* refclkin_freq */

0x13, /* refclkout_freq */

};

 

const cmd_cfg_sdi_tx_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_tx) =

{

CPU_TO_LE32( 0x00000000), /* data_shift */

0x00, /* frame_shift */

0x01, /* sp_level */

0x01, /* sp_sample_edg */

0x01, /* data_sample_edg */

CPU_TO_LE32( 0x00000093), /* lstwr_1strd_dly */

0x03, /* slip_mode */

0x00, /* rsvd1 */

0x00, /* rsvd2 */

0x00, /* rsvd3 */

};

 

const cmd_cfg_sdi_rx_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_rx) =

{

CPU_TO_LE32( 0x00000000), /* data_shift */

0x00, /* frame_shift */

0x01, /* sp_level */

0x00, /* driving_edg */

0x00, /* data_shift_edg */

CPU_TO_LE32( 0x00000093), /* lstwr_1strd_dly */

0x03, /* slip_mode */

0x00, /* rsvd1 */

0x01, /* rsvd2 */

0x00, /* rsvd3 */

};

 

const cmd_cfg_sdi_il_channels_rx_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_rx_COT) =

{

0x01, /* il_ch_count */

0x01, /* active_il_ch */

0x00, /* rsvd0 */

0x00, /* rsvd1 */

};

 

const cmd_cfg_sdi_il_channels_tx_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_tx_COT) =

{

0x01, /* il_ch_count */

0x01, /* active_il_ch */

0x00, /* rsvd0 */

0x00, /* rsvd1 */

};

 

const cmd_cfg_sdi_il_channels_rx_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_rx_RT) =

{

0x03, /* il_ch_count */

0x03, /* active_il_ch */

0x00, /* rsvd0 */

0x00, /* rsvd1 */

};

 

const cmd_cfg_sdi_il_channels_tx_t SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_tx_RT) =

{

0x03, /* il_ch_count */

0x03, /* active_il_ch */

0x00, /* rsvd0 */

0x00, /* rsvd1 */

};

 

 

//*/

const sdfe4_config_entry_pamdsl_t SDFE4_CFG_PREFIXED_NAME(pamdsl_msg)[] = {

{ 0, CMD_CFG_SYM_DSL_MODE, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sym_dsl_mode_COT), sizeof(cmd_cfg_sym_dsl_mode_t) },

{ 0, CMD_CFG_GHS_MODE, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_ghs_mode_COT), sizeof(cmd_cfg_ghs_mode_t) },

{ 0, CMD_CFG_CAPLIST_SHORT_VER_2, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_caplist_short), sizeof(cmd_cfg_caplist_short_ver_2_t) },

 

{ 0, CMD_CFG_SDI_SETTINGS, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_settings), sizeof(cmd_cfg_sdi_settings_t) },

{ 0, CMD_CFG_SDI_TX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_tx), sizeof(cmd_cfg_sdi_tx_t) },

{ 0, CMD_CFG_SDI_RX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_rx), sizeof(cmd_cfg_sdi_rx_t) },

{ 0, CMD_CFG_SDI_IL_CHANNELS_RX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_rx_COT), sizeof(cmd_cfg_sdi_il_channels_rx_t) },

{ 0, CMD_CFG_SDI_IL_CHANNELS_TX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_tx_COT), sizeof(cmd_cfg_sdi_il_channels_tx_t) },

 

{ 0, CMD_CONNECT_CTRL, & SDFE4_CFG_PREFIXED_NAME(cmd_connect_ctrl), sizeof(cmd_connect_ctrl_t) },

 

{ 3, CMD_CFG_SYM_DSL_MODE, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sym_dsl_mode_RT), sizeof(cmd_cfg_sym_dsl_mode_t) },

{ 3, CMD_CFG_GHS_MODE, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_ghs_mode_RT), sizeof(cmd_cfg_ghs_mode_t) },

{ 3, CMD_CFG_CAPLIST_SHORT_VER_2, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_caplist_short), sizeof(cmd_cfg_caplist_short_ver_2_t) },

 

{ 3, CMD_CFG_SDI_SETTINGS, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_settings), sizeof(cmd_cfg_sdi_settings_t) },

{ 3, CMD_CFG_SDI_RX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_rx), sizeof(cmd_cfg_sdi_rx_t) },

{ 3, CMD_CFG_SDI_TX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_tx), sizeof(cmd_cfg_sdi_tx_t) },

{ 3, CMD_CFG_SDI_IL_CHANNELS_RX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_rx_RT), sizeof(cmd_cfg_sdi_il_channels_rx_t) },

{ 3, CMD_CFG_SDI_IL_CHANNELS_TX, & SDFE4_CFG_PREFIXED_NAME(cmd_cfg_sdi_il_channels_tx_RT), sizeof(cmd_cfg_sdi_il_channels_tx_t) },

 

{ 3, CMD_CONNECT_CTRL, & SDFE4_CFG_PREFIXED_NAME(cmd_connect_ctrl), sizeof(cmd_connect_ctrl_t) },

};

[Ledol 0]

список отличий:

CMD_WR_REG_AUX_SDI_IF_SEL_n - заданы все, с параметрами 0,1,2,3

 

CMD_WR_REG_AUX_MUX4\10_LOW_SEL - не пользовал

 

cmd_cfg_sdi_settings

{

0x03,// input_mode

0x08,// output_mode

0x00,0x40, /* frequency 16384*/

0x80,0x2C, /* payload_bits 11392*/

0x30, /* frames default*/

0x00, /* loop no loop*/

0x00, /* ext_clk8k mode)*/

0x01, /* dpll4bclk SDI_DPLL4INOUT*/

0x00, /* refclkin_freq TIM_REF_CLK_IN_8KHZ*/

0x00, /* refclkout_freq

}

 

cmd_cfg_sdi_rx

0x00, /* align NO*/

 

interleaving не пользовал, не могу прокомментировать.

 

 

И я бы поставил SDI настройки в начало списка загрузки, как в оригинале.

Работаю в плезиохронном режиме(CAP_List_timing_mode 0x01, /* clock_mode SHDSL_CLK_MODE_1 (plesio)*/)

[angpeu 0]

>список отличий:

>CMD_WR_REG_AUX_SDI_IF_SEL_n - заданы все, с параметрами >0,1,2,3

тут есть только два (0 и 3)

 

>CMD_WR_REG_AUX_MUX4\10_LOW_SEL - не пользовал

по умолчанию вроде они и так в нулях, пишу для порядка больше

 

>cmd_cfg_sdi_settings

>{

>0x03,// input_mode

>0x08,// output_mode

>0x00,0x40, /* frequency 16384*/

>0x80,0x2C, /* payload_bits 11392*/

>0x30, /* frames default*/

>0x00, /* loop no loop*/

>0x00, /* ext_clk8k mode)*/

>0x01, /* dpll4bclk SDI_DPLL4INOUT*/

>0x00, /* refclkin_freq TIM_REF_CLK_IN_8KHZ*/

>0x00, /* refclkout_freq

>}

почему именно 11392 и refclk в нулях ?

 

>cmd_cfg_sdi_rx

>0x00, /* align NO*/

aligт ставил 0, а 1 вроде (23стр ) надо

 

>И я бы поставил SDI настройки в начало списка загрузки, как в оригинале.

ставил и в начале, хотя во всем даташите соблюдается совершенно зитрый порядок команд ?!?! (имеет ли вообще значение порядок команд ??)

 

>Работаю в плезиохронном режиме(CAP_List_timing_mode 0x01, /* clock_mode SHDSL_CLK_MODE_1 (plesio)*/)

по шиту смотрел мне всетаки 3а нужен

[Ledol 0]

>тут есть только два (0 и 3)

речь идет о конфигурации AUX интерфейса. Вполне можно допустить, что в версиях 22624 и 24624 он не изменен. тогда эти настройки могут быть критичными. Хотя сам не проверял.

 

>почему именно 11392 и refclk в нулях ?

потому что мне так захотелось (исходя из моего понимания работы микросхемы)

 

>CPU_TO_LE16( 0xffff ), /* frequency */

Вот это я не могу понять. Частота TDM = 65535?

 

Что касается последовательности загрузки, просто логично сначала настроить AUX, затем SDI, и в конце DSL+Restart.

[angpeu 0]

вроде как автоопределение(далеко не точно), поэтому ставил 16Мгц, но ситуация не менялась (

 

кстати картинки при коннекте:

PEF24624E_DRV: <----: FE F1 08 01 14 0D 00 00 06 00 00 00 AB

PEF24624E_DRV: <----: F2 F1 08 01 14 0D 00 00 06 00 00 00 AB

PEF24624E_DRV: <----: F2 F1 09 01 14 0D 00 00 01 00 00 00 AB

PEF24624E_DRV: <----: FE F1 09 01 14 0D 00 00 01 00 00 00 AB

PEF24624E_DRV: <----: F2 F1 08 01 04 0D 00 00 02 00 00 00 AB

PEF24624E_DRV: <----: FE F1 08 01 04 0D 00 00 02 00 00 00 AB

PEF24624E_DRV: <----: F2 F1 09 01 04 0D 00 00 05 00 00 00 AB

PEF24624E_DRV: <----: F2 F1 08 01 14 0D 00 00 04 A6 00 00 AB

PEF24624E_DRV: <----: FE F1 09 01 04 0D 00 00 05 00 00 00 AB

PEF24624E_DRV: <----: FE F1 08 01 14 0D 00 00 04 B3 00 00 AB

PEF24624E_DRV: <----: F2 F1 09 01 04 0D 00 00 00 00 00 00 AB

PEF24624E_DRV: <----: FE F1 09 01 04 0D 00 00 00 00 00 00 AB

[Ledol 0]

вроде как автоопределение(далеко не точно), поэтому ставил 16Мгц, но ситуация не менялась (

 

кстати картинки при коннекте:

 

PEF24624E_DRV: <----: F2 F1 08 01 14 0D 00 00 04 A6 00 00 AB

PEF24624E_DRV: <----: FE F1 08 01 14 0D 00 00 04 B3 00 00 AB

понятно, что ничего не понятно (симметричные эксепшены).

 

Еще есть нюанс один. Задайте на LT одну, конкретную скорость (cmd_cfg_caplist_short_v2)

а на NT оставте все разрешенными. Ну и аннекс задайте однозначный (0x02 например)

// 192-2304 (3bps)

0x00,0x00,/* base_rate_min 192 */

0x00,0x00,/* base_rate_max 2304*/

// 2304-3840 (3bps)

0x40,0x09,/* base_rate_min 2304*/

0x40,0x09,/* base_rate_max 3840*/

// 768-5632 (4bps)

0x00,0x00,/* base_rate_min 768 */

0x00,0x00,/* base_rate_max 5632*/

[angpeu 0]

У меня верся чипа 2.2 .... я слышал что 2.1 работает, а вот 2.2 кто нибудь запустил ?

[Muxamor 0]

ДА запускали !

Для версии 2.2 деиствительны теже установки что вам подсказал Ledol

[angpeu 0]

Т.е. полная совместимость по конфигурации(набору команд и т.п.) и функциональности, как утверждает инфинеон на самом деле есть ?