[byRAM 24]

Только что, adnega сказал:

МК выбирается под задачу, а не наоборот.

Ну так это был тот случай, когда подходили под задачи оба озвученных, а до этого стояли AVR, которые якобы собирались снимать с производства.

Представляете, прошло 3 года и STM рекламируемые на всех углах ими вкусняшки серии F списывают в утиль.

Я сильно сомневаюсь, что у других производителей серии микроконтроллеров живут не дольше насекомых.

[Михась 2]

Можно Интел вспомнить 251. У меня знакомые хорошо так в свое время налетели. Да мало ли их было.

[aaarrr 69]

8 minutes ago, byRAM said:

Представляете, прошло 3 года и STM рекламируемые на всех углах ими вкусняшки серии F списывают в утиль.

А почему же они тогда числятся в списке доступных продуктов до 2031 года?

[mantech 42]

12 минут назад, byRAM сказал:

а до этого стояли AVR, которые якобы собирались снимать с производства.

Наверно сняли только самые древние, типа at90s...  Периодически просматриваю те, которые еще используем в производстве, так даже древнюю мегу 128 никто снимать пока не планирует...

[jcxz 217]

2 часа назад, mantech сказал:

И т.к. в кортекс М0 нет кэша, то работать по СПИ он будет либо очень медленно, либо только по принципу загрузил всю прогу в ОЗУ - запустился, что мягко говоря, тоже не айс, ИМХО.

С чего взяли что нет? Поиск по мануалу по слову "cache" находит всё что нужно:

The cache is 16 kB, two way set-associative, 1 cycle hit. It is internal to the XIP subsystem, and only affects accesses to
XIP flash, so software does not have to consider cache coherence, unless performing flash programming operations. It
caches reads from a 24-bit flash address space, which is mirrored multiple times in the RP2040 address space, each alias
having different caching behaviour. The eight MSBs of the system address are used for segment decode, leaving 24 bits
for flash addressing, so the maximum supported flash size (for XIP operation) is 16MB. The available mirrors are:

[mantech 42]

1 минуту назад, jcxz сказал:

The cache is 16 kB,

Хм, какой-то странный М0 тогда получается... В "обычной жизни", кэш только у М7 появился...

2 минуты назад, jcxz сказал:

It is internal to the XIP subsystem,

Или он только для спи-шного загрузчика?

[jcxz 217]

2 минуты назад, mantech сказал:

Хм, какой-то странный М0 тогда получается... В "обычной жизни", кэш только у М7 появился...

Кеш не у ядра, он у интерфейса внешней памяти (XIP). От ядра не зависит.

PS: И MPU как тут уже писали - тоже вроде у M0 не должно быть. А у этого - есть.

[aaarrr 69]

2 minutes ago, mantech said:

В "обычной жизни", кэш только у М7 появился...

В обычной жизни и у ARM7TDMI кэша не было, тем не менее у Samsung S3C44B0X он очень даже был.

[mantech 42]

1 минуту назад, jcxz сказал:

Кеш не у ядра, он у интерфейса внешней памяти (XIP). От ядра не зависит.

Тогда все понятно, так и подумал..

[Arlleex 160]

15 минут назад, Eddy_Em сказал:

А почему же сразу не купили нужное количество с запасом? Форс-мажор - такая штука, что может случиться очень внезапно.

Мы работаем несколько наперед. Когда заканчивается политическая гонка на верхах, выбирается исполнитель. Хорошо, когда железку можно показать как уже готовую - вряд ли какой заказчик отдаст предпочтение разработке с нуля с непредвиденным результатом. Гораздо проще и душевно спокойнее, когда исполнитель может наклепать кучу того, что ты сейчас можешь повертеть в руках и оценить технические характеристики "в поле". Вот такие политические гонки, бывает, длятся до года, а то и больше. Закупать кучу комплектации с ненулевым риском проиграть тендер - невыгодно и отчасти глупо.

[mantech 42]

Только что, aaarrr сказал:

В обычной жизни и у ARM7TDMI кэша не было

Ну это все-таки ядра докортексной эпохи, там много чего зависело от производителя непосредственно чипов, в кортексах все стандартизировано АРМом..

[byRAM 24]

Только что, aaarrr сказал:

А почему же они тогда числятся в списке доступных продуктов до 2031 года?

Не знаю, не я это здесь сказал, что их надо менять на G. Читайте тему.

[mantech 42]

2 минуты назад, Arlleex сказал:

Мы работаем несколько наперед.

Иметь на складе тут имелось в другом ключе, когда изделие уже давно в серии, отлажено и продается, но есть риски с комплектацией, вот их как-раз анализируем и делаем закупки критически важных позиций на склад, а пока идет демонстрация и аппробация, так и риски еще минимальны..

[Arlleex 160]

11 минут назад, mantech сказал:

...в кортексах все стандартизировано АРМом...

А вот и нет. Документация Architecture Reference Manual на Cortex-ы пестрит "Implementation defined".

P.S. Для снижения рисков попадоса я еще стараюсь разрабатывать девайсы на унифицированной элементной базе. Хотя тут тоже плюсы и минусы. С одной стороны, можно закупить хренову тучу МК и закинуть к себе на склад. Будет проект - не будет проблем с поставками. С другой стороны, если вдруг производитель перестанет выпускать эту самую позицию, накроется медным тазом вся отлаженная схема производства и продажи изделий.

[aaarrr 69]

5 minutes ago, byRAM said:

Не знаю, не я это здесь сказал, что их надо менять на G. Читайте тему.

А вы повторяете зачем-то не соответствующую действительности информацию.

 

7 minutes ago, mantech said:

Ну это все-таки ядра докортексной эпохи, там много чего зависело от производителя непосредственно чипов

Были 720 и 740 со вполне стандартным набором кэш + MMU.