Zalman_ 0 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба Добрый день, столкнулся с такой проблемой. Делаю демодулятор QPSK на FPGA Есть QPSK модулятор и соответственно QPSK демодулятор. В модуляторе используется SRRC, что автоматически добавляет такой же SRRC на сторону приемника. В процессе модуляции все происходит корректно и передается на приемник. Замечу, что так как проект сделан на ПЛИС (на данный момент только в коде, то как таковой задержки в чем-либо между модулятором и демодулятором нет). Также отмечу, что SRRC, NCO и частоты идентичны друг другу. По идее, на приемной стороне с выхода SRRC на синфазной и на квадратурной составляющей я должен видеть примерно ту же "картину", что и на выходе SRRC, который стоит в модуляторе. Однако при идентичности параметров и фильтров на приемной стороне SRRC выдает специфичный сигнал, который вроде бы и похож, но тем не менее не соответствует сигналу, получаемому из SRRC в модуляторе. Скрин приложил Скрин из программы ModelSim На скрине входы и выходы SRRC на I и Q в модуляторе и демодуляторе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба ну т.е. интерполированный, без фильтрации, сигнал, с отстройкой по несущей, на входе найквиста вас не смущает? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
petrov 6 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба На HDL в моделсиме разбираться с теорией, ну нельзя быть такими оптимистами, надо заведомо исключать такие страдания. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zalman_ 0 2 октября, 2020 Опубликовано 2 октября, 2020 (изменено) · Жалоба 2 часа назад, des00 сказал: без фильтрации Добавив CIC и FIR после гетеродинирования проблема оставалась (то есть сигнал на входе будет по форме такой же, только с меньшей частотой дискретизации и если поставить компенсирующий, то ВЧ составляющая уйдет) В процессе я понял, что изначально фильтр в модуляторе на нужной мне частоте подавлял эту частоту на 120 дб)) (мой косяк и невнимательность) Исправлю и посмотрю что будет 2 часа назад, des00 сказал: с отстройкой по несущей Да, как раз систему ФАПЧ я накидал, однако мне не нравилось то, что выходило из SRRC на демодуляторе, поэтому ее отложил на потом, потому что разобраться с фильтром более важная задача 2 часа назад, petrov сказал: На HDL в моделсиме разбираться с теорией Не разбираюсь, а пытаюсь сделать то, что было описано в теории Не получилось так как должно - написал сюда Вот Изменено 2 октября, 2020 пользователем Zalman_ Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба co-simulation с симулинком освойте и включайте ваши блоки параллельно, так быстро локализуете где ошибка и скорость разработки вырастет в разы Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zalman_ 0 5 октября, 2020 Опубликовано 5 октября, 2020 · Жалоба Спасибо за совет Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
germinik 0 14 октября, 2020 Опубликовано 14 октября, 2020 (изменено) · Жалоба Таки, идут на ощупь (SRRC), © Луи Брайль,<- Полибий 200 до н. э., Мегалополь, Аркадия. Изменено 14 октября, 2020 пользователем germinik Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
germinik 0 16 октября, 2020 Опубликовано 16 октября, 2020 (изменено) · Жалоба Примените к ресиверу эквалайзер управляемый данными порождаемыми в пути FEC и, забудьте о SRC, он не нужен. Если будет совсем трудно, разделите символы защитными промежутками. Проверьте, что импульсная характеристика соответствует принципам КИХ. Не относитесь, буквально, оценке Найквиста, проявите сообразительность и здравый смысл. P.S. Разъясню последнее предложение, оценка Найквиста подобна скорости света, из этого следует, что вплотную к оценке Найквиста приближаться опасно, нужно быть бесконечно непогрешимым. Изменено 16 октября, 2020 пользователем germinik Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Temka145 0 1 августа, 2021 Опубликовано 1 августа, 2021 · Жалоба 02.10.2020 в 14:05, Zalman_ сказал: Добрый день, столкнулся с такой проблемой. Делаю демодулятор QPSK на FPGA Есть QPSK модулятор и соответственно QPSK демодулятор. В модуляторе используется SRRC, что автоматически добавляет такой же SRRC на сторону приемника. В процессе модуляции все происходит корректно и передается на приемник. Замечу, что так как проект сделан на ПЛИС (на данный момент только в коде, то как таковой задержки в чем-либо между модулятором и демодулятором нет). Также отмечу, что SRRC, NCO и частоты идентичны друг другу. По идее, на приемной стороне с выхода SRRC на синфазной и на квадратурной составляющей я должен видеть примерно ту же "картину", что и на выходе SRRC, который стоит в модуляторе. Однако при идентичности параметров и фильтров на приемной стороне SRRC выдает специфичный сигнал, который вроде бы и похож, но тем не менее не соответствует сигналу, получаемому из SRRC в модуляторе. Скрин приложил Скрин из программы ModelSim На скрине входы и выходы SRRC на I и Q в модуляторе и демодуляторе. Если не сложно , будьте добры , отправьте коды модулятора и демодулятора. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zalman_ 0 17 августа, 2021 Опубликовано 17 августа, 2021 · Жалоба 01.08.2021 в 08:50, Temka145 сказал: Если не сложно , будьте добры , отправьте коды модулятора и демодулятора. Не могу, нельзя) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться