gosha 0 22 июля, 2020 Опубликовано 22 июля, 2020 · Жалоба Здравствуйте. Artix 7 7 Series FPGAs Integrated Block for PCI Express v3.3 Vivado. DMA не требуется. Какой нибудь простенький пример работы с этим IP не подскажете ? Собрать, прошить (поменяв распиновку), чтобы плата нашлась в системе. Vivado можно как-то указать сгенерировать пример работы со сгенерированным IP ? Что- нибудь по-проще, чем пример rdf0225-ac701-pcie-c-2015-1.zip существует ? https://forums.xilinx.com/t5/Memory-Interfaces-and-NoC/pcie-for-artix-7/td-p/697316 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dxp 43 23 июля, 2020 Опубликовано 23 июля, 2020 · Жалоба В Vivado генерите корку PCIe с нужными параметрами. На ней ПКМ->Open IP Example Design. Тут сгенерит вам рабочий проект. Проект умеет только PIO режим (запись/чтение одиночных слов с хоста). Но линк поднимается и корка полнофункциональная, из неё торчат AXI4-Stream порты - можно наворачивать свою функциональность на уровне TLP сколько душе угодно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 4 29 июля, 2020 Опубликовано 29 июля, 2020 · Жалоба для Artix 7 у хакеров как раз есть проект со всеми скриптами для сборки: https://github.com/ufrisk/pcileech-fpga/tree/master/ac701_ft601 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
