[Alias 0]

Потребовалось реализовать сжатие ЛЧМ с девиацией до 5 МГЦ длительностью до 60мкс фильтром длиной до 512 в реальном времени поступления квадратурных отсчётов (примерно 10MSPS). Делал ли кто-нибудь подобное? На чём?

[RobFPGA 28]

Приветствую!

 

Тоже сейчас этим занимаюсь. Реализация через FFT -> умножение на комплексно-сопряженный спектр от опорного сигнала -> обратное FFT.

 

Правда результат задержан на время преобразования FFT+ IFFT

 

Успехов! Rob.

[rloc 48]

Судя по тематике, я так понимаю, должна быть ПЛИС и другие варианты не рассматриваются?

 

К сожалению условия задачи поставлены не полностью:

1) как правильно отметил RobFPGA, на сколько может быть задержан результат сжатия?

2) входной сигнал комплексный или действительный?

3) если комплексный, то симметричен ли сам ЛЧМ относительно нулевой частоты?

4) последовательность отсчетов конечна?

5) длина сигнала фиксирована?

6) разрядность входных данных?

7) какой динамический диапазон фильтра сжатия устраивает?

 

По максимальной базе видно, что задачка не из легких. У нас все намного проще и решаем в лоб - свертка с копией во времени на Virtex4.

[Alias 0]

Судя по тематике, я так понимаю, должна быть ПЛИС и другие варианты не рассматриваются?

- Рассматриваю. Но пока не нахожу. Не в аналог же переводить и обратно.

 

К сожалению условия задачи поставлены не полностью:

1) как правильно отметил RobFPGA, на сколько может быть задержан результат сжатия?

- Поставлена задача сжатия в реальном времени поступающих отсчётов. Если бы не это требование - делали бы в DSP БПФ-умножение на компл-сопр.спектр-ОБПФ

2) входной сигнал комплексный или действительный?

- Производится обработка квадратурных отсчётов с выхода DDC.

3) если комплексный, то симметричен ли сам ЛЧМ относительно нулевой частоты?

- практически симметричен.

4) последовательность отсчетов конечна?

- Определяется длительностью периода зондирования.

5) длина сигнала фиксирована?

- Длина сигнала может менятся от единиц мкс до 60мкс. Период зондирования также меняется.

6) разрядность входных данных?

- 16 бит

7) какой динамический диапазон фильтра сжатия устраивает?

- не менее 80дб по выходу фильтра.

 

По максимальной базе видно, что задачка не из легких. У нас все намного проще и решаем в лоб - свертка с копией во времени на Virtex4.

 

- Я тоже расссматриваю V4. А какой чип импользуете и какие параметры фильтра сжатия получаете? Длина, максимальный темп входных отсчётов, разрядность, динамический диапазон? Делаете ли нормировку (или ограничение) сигнала по входу (для подавления "хвостов" от коротких импульсных помех?). Сколько по времени займёт такая работа у специалиста по FPGA?

[rloc 48]

Судя по тематике, я так понимаю, должна быть ПЛИС и другие варианты не рассматриваются?

- Рассматриваю. Но пока не нахожу. Не в аналог же переводить и обратно.

Можно взять TigerSHARC TS201 600МГц:

1024 Point Complex FFT (Radix 2) 15.64 µs

 

Я не специалист по сигнальным процессорам, но даже если непрерывно сжимать сигнал блоками по 1024 точки с перекрытием 50%, сигнальный процессор справится с этой задачей за 2*15,64+1,71=33мкс при располагаемом времени 51,2мкс. Ну а если последовательность отсчетов конечна и делать одну свертку, то выигрыш будет еще больше. По стоимости TS201 и Virtex4 нужной мощности будут сравнимы, правда что в сигнальнике памяти 24Мбит, а по времени разработки и отладки ПЛИС явно отстанет.

 

- Поставлена задача сжатия в реальном времени поступающих отсчётов. Если бы не это требование - делали бы в DSP БПФ-умножение на компл-сопр.спектр-ОБПФ

Обычно под реальным временем понимается, что скорость поступления входных данных меньше скорости обработки, ну а задержка на N отсчетов во многих случаях вполне допустима.

 

2) входной сигнал комплексный или действительный?

- Производится обработка квадратурных отсчётов с выхода DDC.

Интересно какой DDC используете? Случайно не GC5016 или свой на ПЛИС?

 

3) если комплексный, то симметричен ли сам ЛЧМ относительно нулевой частоты?

- практически симметричен.

Будем считать, что симметричный. Количество операций умножения при свертке во времени, как для симметричного FIR-а, сокращается вдвое.

 

4) последовательность отсчетов конечна?

- Определяется длительностью периода зондирования.

Значит все-таки локация :cheers:

 

5) длина сигнала фиксирована?

- Длина сигнала может меняться от единиц мкс до 60мкс. Период зондирования также меняется.

Ууу, здесь может потребоваться НЧМ

 

- Я тоже рассматриваю V4. А какой чип используете и какие параметры фильтра сжатия получаете? Длина, максимальный темп входных отсчётов, разрядность, динамический диапазон? Делаете ли нормировку (или ограничение) сигнала по входу (для подавления "хвостов" от коротких импульсных помех?). Сколько по времени займёт такая работа у специалиста по FPGA?

 

Чип - SX35-11, у него ресурсов с избытком хватает на 16 каналов DDC + столько же фильтров сжатия, скорость отсчетов 1,25МГц, длительности от десятка до двух сотен мкс, динамики DSP48 тоже с избытком хватает, фильтр НИП (несинхронная имп. помеха) есть. Все это работает на 160Мгц, больше не рискнул бы, кулер не справится. Опытному разработчику для этого потребуется не менее 2 мес, начинающему думаю не менее 0,5 года. Никакими симуляторами уже не пользуюсь, отлаживаю сразу в реальной плате, быстрее получается.

[Alias 0]

Пока разбирался, как сжать в ПЛИС, оказалось, что сжать непосредственно в GC5016 проще и удобнее. Получилось в реальном времени сжимать ЛЧМ фильтром длиной 511 с темпом выходных квадрат.отсчётов 10MSPS. Эксперимент подтвердил. ПЛИС использовалась только на выходе, для формирования сумм-разностей и суммы квадратов. GC5016 - сильная штука как коррелятор!

[sergunas 2]

Пока разбирался, как сжать в ПЛИС, оказалось, что сжать непосредственно в GC5016 проще и удобнее. Получилось в реальном времени сжимать ЛЧМ фильтром длиной 511 с темпом выходных квадрат.отсчётов 10MSPS. Эксперимент подтвердил. ПЛИС использовалась только на выходе, для формирования сумм-разностей и суммы квадратов. GC5016 - сильная штука как коррелятор!

а поподробней можно? Каким образом на GC5016 сжимается ЛЧМ?