[kt368 0]

Здравствуйте.

Подскажите, при трассировке PCIe диффпар (на данный момент PCIe 3.0, но вопрос и про 4.0 и про будущие 5.0) есть ли требования по соблюдению импеданса одиночного проводника диффпары? Порыскав по стандартам чёткого ответа я не нашёл.

В пункте "8.4.1.2 Calibration Channel Insertion Loss Characteristics" раздела "8.4 Receiver Specifications" файла "NCB-PCI_Express_Base_5.0r1.0-2019-05-22.pdf" я нашёл следующее:

"The impedance targets for the Rx tolerancing interconnect environment are 100 Ω differential and 50 Ω single-ended for the 2.5, 5.0, and 8.0 GT/s channels and 85 Ω differential and 42.5 Ω single-ended for the 16.0 GT/s and 32.0 GT/s channels; the impedance tolerance should be maintained within ±5% or better."

Т.е. при трассировке внутренних PCIe соединений нужно обеспечить и дифференциальный импеданс и импеданс одиночного проводника?

И, получается, для PCIe 1.0...3.0 Zdiff=100 Ом, Zsingle=50 Ом а для PCIe 4.0...5.0 Zdiff=85 Ом, Zsingle=42.5 Ом ±5%? 

Но в тексасовфском аппноте для процессоров AM57xx/DRA7xx в таблице 4 есть требования по Zdiff и Zsingle импедансу для их процессоров (PCIe 3.0), выглядят они так: Zdiff=90...110 Ом, Zsingle=51...69 Ом.

Так какие всё же должны соблюдаться требования по импедансам PCIe'шных диффпар?

[Chopr39 0]

Самое главное требование к импедансу - его неизменность. Если на этом чипе указано 100 Ом- тащите диффпары 100 Ом. На других будет написано 85 - тащите 85. Если пары идут на разъём, почитайте даташит на него. Иногда пишут импеданс разъёма.

[EvilWrecker 0]

5 hours ago, Chopr39 said:

Самое главное требование к импедансу - его неизменность. Если на этом чипе указано 100 Ом- тащите диффпары 100 Ом. На других будет написано 85 - тащите 85. Если пары идут на разъём, почитайте даташит на него. Иногда пишут импеданс разъёма.

С первым тезисом спорить невозможно т.к uniform transmission line это само собой разумеющееся условие(тем более для SERDES), а вот со вторым все не так просто- самоочевидный пример: соединение двух микросхем, одна по даташиту просит 100, другая 85, что выбрать? Кроме того, 99%(не меньше) кто доходит до моделирования канала и в частности BOR/Via Structure смотрят сугубо (далее цитирую) "S11 и S21, это ж самое важное". Если задать им вопрос в духе "а какой именно вы S21 смотрите", в лучшем случае будет ступор или мутные отмазки, аля "ну мы ж это прочитали в рекомендация интола и пр". В вопросе речь идет про, как минимум, Sdc21 и Scd21, т.е. преобразование мод, в то время как "дезигнеры" оперируют сугубо Sdd21(differential response for differential stimulus)- а ведь mode conversion немаловажный момент в контексте виа, фанаутов, подводов к падам.

[speare 0]

Все верно нужно обеспечивать оба параметра, так как это не совсем настоящий дифференциал по природе своей. НА тему работы SERDES есть прекрасное видео: https://www.youtube.com/watch?v=qEI31nNltFY

 

 

[Chopr39 0]

On 6/4/2020 at 1:11 PM, EvilWrecker said:

соединение двух микросхем, одна по даташиту просит 100, другая 85, что выбрать?

Постоянно так. Тут отражений не избежать, поэтому самый разумный вариант сделать трассы в районе 93 Ом, а с учётом допуска изготовителя плат, их реальный импеданс отклонится в одну из сторон либо к 85 либо к 100.

Изменено 5 июня, 2020 пользователем Chopr39

[EvilWrecker 0]

9 minutes ago, Chopr39 said:

Постоянно так. Тут отражений не избежать, поэтому самый разумный вариант сделать трассы в районе 93 Ом, а с учётом допуска изготовителя плат, их реальный импеданс отклонится в одну из сторон либо к 85 либо к 100.

 

Все верно, да- как и приведенное число. Но преобразование мод никуда не денется- и даже наоборот, хотя бы со стартом с относительно длинных(и не очень) сплитов DP в SE, не говоря о high speed via structures. В конце концов, и неверное расположение возвратных виа легко переводит процесс на эту тему.

[etoja 0]

Терминирующие сопротивления обязательно должны быть single ended, если они отсутствуют ( не встроены) в приёмник.

Трассировать дорожки нужно , обеспечивая одинаковое  single ended волновое сопротивление в обоих проводниках дифпары,  так как отражение от дальнего конца линии происходит от терминатора (однополярно).

[embddr 0]

08.06.2020 в 11:54, etoja сказал:

Трассировать дорожки нужно , обеспечивая одинаковое  single ended волновое сопротивление в обоих проводниках дифпары

Одинаковый импеданс в проводниках, или неизменный single-ended на протяжении линии?

[_Sergey_ 13]

On 6/4/2020 at 10:11 AM, EvilWrecker said:

С первым тезисом спорить невозможно т.к uniform transmission line это само собой разумеющееся условие(тем более для SERDES), а вот со вторым все не так просто- самоочевидный пример: соединение двух микросхем, одна по даташиту просит 100, другая 85, что выбрать? Кроме того, 99%(не меньше) кто доходит до моделирования канала и в частности BOR/Via Structure смотрят сугубо (далее цитирую) "S11 и S21, это ж самое важное". Если задать им вопрос в духе "а какой именно вы S21 смотрите", в лучшем случае будет ступор или мутные отмазки, аля "ну мы ж это прочитали в рекомендация интола и пр". В вопросе речь идет про, как минимум, Sdc21 и Scd21, т.е. преобразование мод, в то время как "дезигнеры" оперируют сугубо Sdd21(differential response for differential stimulus)- а ведь mode conversion немаловажный момент в контексте виа, фанаутов, подводов к падам.
 

Позвольте задать нескромный вопрос - а какую информацию вы вытаскиваете из Sdc21 и Scd21? Все плохо/все хорошо или проблемы на конкретном миллиметре?

Вопрос навеян мучительной многодневной оптимизацией дифпар под 25Gbps+ ..

[MadMan M 0]

Мне это тоже интересно, а также, где про это почитать можно по-подробнее.