Джеймс 3 4 июня, 2020 Опубликовано 4 июня, 2020 · Жалоба On 5/12/2020 at 4:53 PM, Alf256 said: Да, проект синхронный - источник АЦП в рабочем режиме и тестовый генератор внутри FPGA подключаются через мультиплексор. Тактовая частота 26 МГц. А Vivado дает report по clock-ам? Так вы узнаете, действительно у вас синхронный проект, или нет.. On 5/12/2020 at 5:26 PM, des00 said: это вивада, не квартус, там нет такой информации. надо прописать хотя бы частоту в констрейнах А подскажите, Vivado дает хотя бы clock report? (то есть находит сами Clock-и в проекте?) Тогда Автор быстро поймет, синхронный у него проект, или нет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 5 июня, 2020 Опубликовано 5 июня, 2020 · Жалоба 8 hours ago, Джеймс said: А подскажите, Vivado дает хотя бы clock report? (то есть находит сами Clock-и в проекте?) Report Clock Networks/Report Clock Interaction Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
quato_a 3 5 июня, 2020 Опубликовано 5 июня, 2020 · Жалоба 10 hours ago, S_Hawk said: Недавно подобное поведение наблюдал в проекте, в котором разработчик обнулял регистры через асинхронный сброс. Когда дизайн занимал мало места и разводился плотно, схема работала как надо, когда же требовалось много места и проект расползался по ПЛИС, сброс не успевал долетать в нужное время... а формировать импульс асинхронного сброса длительностью, например, не менее 100 тактов не вариант? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 5 июня, 2020 Опубликовано 5 июня, 2020 · Жалоба 3 hours ago, quato_a said: а формировать импульс асинхронного сброса длительностью, например, не менее 100 тактов не вариант? длительность важна, но еще более важен момент снятия асинхронного сброса. для этого используют генераторы и синхронизаторы сброса) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Джеймс 3 5 июня, 2020 Опубликовано 5 июня, 2020 · Жалоба On 5/12/2020 at 4:53 PM, Alf256 said: Да, проект синхронный Нужно убедиться, что он действительно синхронный, т.е. тактовых частот не больше, чем вы предполагаете. ув. des00 подсказывает, где это посмотреть:Report Clock Networks/Report Clock Interaction Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
quato_a 3 5 июня, 2020 Опубликовано 5 июня, 2020 · Жалоба 1 hour ago, des00 said: длительность важна, но еще более важен момент снятия асинхронного сброса. для этого используют генераторы и синхронизаторы сброса) ага, ну так понапихать синхронизаторов сбросов с главного на все вторичные клоковые домены) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S_Hawk 0 5 июня, 2020 Опубликовано 5 июня, 2020 (изменено) · Жалоба 9 hours ago, quato_a said: а формировать импульс асинхронного сброса длительностью, например, не менее 100 тактов не вариант? Там не инит асинхронно обнулял все регистры, это был не общий сброс, с которым позволительно такое творить (и то, не всегда), там по логике сброс в 0 происходил только на такт и только в определенном регистре. Если на верилоге такое написать, сразу в глаза бросится, а вот если в .bdf или .tdf - то незаметно... PS хотя нет, заметно... в .bdf сигнал снизу заходит в блок, а не сбоку)) Изменено 5 июня, 2020 пользователем S_Hawk Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться