[Flood 13]

На сайте JLCPCB серьезно обновился раздел описания технологических возможностей.

При этом пропали упоминания о платах 3.5mil/3.5mil, все что есть в разделе ширин и зазоров - 5mil/5mil. Надеюсь, они просто забыли отдельно описать ограничения для своих многослоек, или это такой неожиданный даунгрейд? В разделе 

И еще странность - при заявленных переходных до 0.2mm/0.45mm (что довольно неплохо), заявлены совершенно конские Via to Track = 0.254mm и Pad to Track = 0.54mm.

Это при том что Via to Track хотелось бы хотя бы 0,125мм, да и с Pad to Track непонятно - что они вообще имеют ввиду (сквозной пад)?

В разделе Controlled Impedance PCB, который совсем в другом месте сайта, упоминания о 3.5mil/3.5mil остались, и даже обещают 0.2mm/0.4mm переходные. Но остальных параметров там просто нет.

 

Кто-нибудь работал с ними с 4-6 слойками? Что-то изменилось, или это просто неполная информация на сайте?

[Flood 13]

Ух, тугой у них саппорт. До сих пор не могу добиться разумных ответов.

[turnon 1]

On 5/10/2020 at 3:29 PM, Flood said:

На сайте JLCPCB серьезно обновился раздел описания технологических возможностей.

При этом пропали упоминания о платах 3.5mil/3.5mil, все что есть в разделе ширин и зазоров - 5mil/5mil. Надеюсь, они просто забыли отдельно описать ограничения для своих многослоек, или это такой неожиданный даунгрейд? В разделе 

И еще странность - при заявленных переходных до 0.2mm/0.45mm (что довольно неплохо), заявлены совершенно конские Via to Track = 0.254mm и Pad to Track = 0.54mm.

Это при том что Via to Track хотелось бы хотя бы 0,125мм, да и с Pad to Track непонятно - что они вообще имеют ввиду (сквозной пад)?

В разделе Controlled Impedance PCB, который совсем в другом месте сайта, упоминания о 3.5mil/3.5mil остались, и даже обещают 0.2mm/0.4mm переходные. Но остальных параметров там просто нет.

 

Кто-нибудь работал с ними с 4-6 слойками? Что-то изменилось, или это просто неполная информация на сайте?

Тоже озадачен этим обновлением. Pad to Track = 0.54mm похоже на ошибку, 0.54mm перепутали с 0.254mm. Мне вообще непонятна разница между via и pad с точки зрения производителя. Почему к pad большие зазоры чем к via? Ведь по сути это одно и то же.

[makc 213]

34 минуты назад, turnon сказал:

Почему к pad большие зазоры чем к via? Ведь по сути это одно и то же.

Потому что pad открыт от маски и в итоге складывается минимальный отступ маски от pad'a и минимальная ширина полосы маски, чтобы она могла укрыть медь. У via такого нет, т.к. и дорожка, и via покрыты маской.

[x893 51]

How to load RUL files
JLCPCB Milti_Layer Rules.rul

How to load Stackup files
JLCPCB-4-Layer-Stackup.zip           JLCPCB-6-Layer-Stackup.zip

и сразу часть вопросов пропадёт

[turnon 1]

47 minutes ago, makc said:

Потому что pad открыт от маски и в итоге складывается минимальный отступ маски от pad'a и минимальная ширина полосы маски, чтобы она могла укрыть медь. У via такого нет, т.к. и дорожка, и via покрыты маской.

Via могут быть покрыты, а могут и нет. А все via открываю для надежности. Какая разница между открытым pad и via?

[turnon 1]

33 minutes ago, x893 said:

How to load RUL files
JLCPCB Milti_Layer Rules.rul

How to load Stackup files
JLCPCB-4-Layer-Stackup.zip           JLCPCB-6-Layer-Stackup.zip

и сразу часть вопросов пропадёт

Там просто толшина слоев, как из этого вычислить зазоры? Или какая часть вопросов отпадет?
А, там rul.

[turnon 1]

49 minutes ago, x893 said:

How to load RUL files
JLCPCB Milti_Layer Rules.rul

Что-то не совпадает с тем что написано на сайте:

 

[makc 213]

1 час назад, turnon сказал:

Via могут быть покрыты, а могут и нет. А все via открываю для надежности. Какая разница между открытым pad и via?

 

Открытый via это и есть plated through hole pad. Но вот насчёт большей надёжности открытых via всё спорно. Технологи говорят, что закрытые надёжнее в долгосрочной перспективе, т.к. они по сути герметизированы маской. Открытые у Вас вряд-ли внутри будут в итоге обслужены.

[turnon 1]

2 minutes ago, makc said:

Открытый via это и есть plated through hole pad. Но вот насчёт большей надёжности открытых via всё спорно. Технологи говорят, что закрытые надёжнее в долгосрочной перспективе, т.к. они по сути герметизированы маской. Открытые у Вас вряд-ли внутри будут в итоге обслужены.

Проблема в том что маска не закрывает. Она протекает и там мелкое отверстие образуется часто. В итоге это еще хуже открытого. Открытые облужены после HASL, для диаметра от 0.4 и выше.

Видел в "промышленных" платах via вообще все пропаяны. Видимо паяльная паста наносится не только на пады, но и на все via.

[Flood 13]

1 час назад, x893 сказал:

How to load RUL files
JLCPCB Milti_Layer Rules.rul

How to load Stackup files
JLCPCB-4-Layer-Stackup.zip           JLCPCB-6-Layer-Stackup.zip

и сразу часть вопросов пропадёт

Неплохой набор, но откуда он, и насколько соответствует сегодняшнему дню? Это официальные файлы от саппорта?

[x893 51]

10 minutes ago, turnon said:

Проблема в том что маска не закрывает. Она протекает и там мелкое отверстие образуется часто. В итоге это еще хуже открытого. Открытые облужены после HASL, для диаметра от 0.4 и выше.

Видел в "промышленных" платах via вообще все пропаяны. Видимо паяльная паста наносится не только на пады, но и на все via.

Паста наносится куда угодно. Где указано в paste (cream) слое. Хоть на маску наносите.

[makc 213]

0.2 ... 0.3 прекрасно закрываются. Но в целом, конечно, это всё зависит от производства. 

[x893 51]

2 minutes ago, Flood said:

Неплохой набор, но откуда он, и насколько соответствует сегодняшнему дню? Это официальные файлы от саппорта?

Естественно

https://support.jlcpcb.com/article/42-how-to-export-altium-pcb-to-gerber-files

[Flood 13]

1 час назад, makc сказал:

Потому что pad открыт от маски и в итоге складывается минимальный отступ маски от pad'a и минимальная ширина полосы маски, чтобы она могла укрыть медь. У via такого нет, т.к. и дорожка, и via покрыты маской.

Какое отношение это имеет к меди, и только к меди? Покрытие дорожек маской - забота проектировщика. Например, в некоторых случаях проектировщик может делать solder mask defined пады, для которых эти соображения вообще не работают. 

2 минуты назад, x893 сказал:

Естественно

https://support.jlcpcb.com/article/42-how-to-export-altium-pcb-to-gerber-files

Ок, ясно. Но, увы и ах:

"Our Kind customer has provided loadable DRC rule and Stackup files for our multilayer services."

"Note, these files are not exhaustively validated or guaranteed by JLCPCB. Use your judgment and always verify your designs meet our capabilities to prevent design defects that could affect your boards."

 

Т.е. эти самодельные правила дают за неимением лучших :)