[_sda 0]

9 минут назад, iosifk сказал:

Вот и ответ на Ваш вопрос. Правильно сказал Денис - нет броска тока и нет проблемы!

У Вас как сейчас сделана нагрузка по току для стабилизатора: "Полундра, за Родину, за Сталина, Урааааа"... И стабилизатор получает большой перепад сигнала, который приводит к длительному переходному процессу. И это плохо... А как говорят добрые люди, если пьянку нельзя отменить, то ее надо возглавить. А потому сделайте как у ракетчиков: "1-я ступень - полет нормальный, 2-я ступень ... ну и так далее" ...И это по времени надо растянуть примерно на время переходного процесса. Т.е. либо сделать "ступенчатый пожиратель тока" а потом его отключить и включить рабочую часть проекта, ну либо  рабочую часть проекта включать опять же частями... И при выключении - в обратном порядке... Тогда стабилизатор попадет в малосигнальную часть характеристики, а там быстродействие больше, чем в при больших сигналах...

Я извиняюсь, но по моему Вы не поняли. Прочитайте внимательно мой ответ Денису.

5 минут назад, blackfin сказал:

Так может, это не ПЛИС'ы контрафактные, а PTH08T240 ?

Вы правы, у меня было такое предположение. Попробовал этот стабилизатор для эксперимента заменить на 16-ти амперный, монтаж был выполнен короткими толстыми проводниками.

Просадка напряжения визуально не изменилась, а по "бороде" на мой взгляд стало даже хуже, вернул всё назад.

[MegaVolt 25]

Всё же что говорит осциллограф? Может за год нашлась возможность взять на время хороший? Потому что может быть какая нибудь чудная наводка, переотражение или ещё что-то.

Ну на худо конец просто положить на плату кусок феррита чтобы чутка придушить иголки?

[Yuri124 1]

7 minutes ago, _sda said:

разные экземпляры микросхем по разному реагируют на такой перепад напряжения

ИМХО неизвестно, что на что некорректно реагирует. На китах ставят тучу мелкой керамики в непосредственной близости под микросхемой (с обратной стороны печатной платы). Крупняк - может стоять в относительном отдалении (на полигонах питания). И это понятно почему.

Второе - если сигнал уже в цифровом ядре - то как-то мне трудно представить, что 3% пульсации питания в состоянии сбить нолик или единичку. Но измерять нужно на ногах питания, а не там, где БП выдает питание на полигоны. Из-за косяков в разводке платы может образоваться большая индуктивность проводников к выводам питания, соответственно - при синхронном переключении большого кол-ва логики могут образовываться значительные пульсации на этих ногах.

Третье - было высказано предположение о сбоях в каналах LVDS - ИМХО очень вероятная причина. Надо бы внимательно посмотреть питание этих банков... Ну и опять же - блокировочная мелкая керамика (0,01-0,1 мкФ) чуть ли не на каждой паре выводов питания.

ЗЫ для снижения индуктивности питательных выводов используется технология via-in-pad, при этом блокировочные конденсаторы практически паяются на шарики микросхемы, через плату.

[_sda 0]

18 минут назад, MegaVolt сказал:

Всё же что говорит осциллограф? Может за год нашлась возможность взять на время хороший? Потому что может быть какая нибудь чудная наводка, переотражение или ещё что-то.

Ну на худо конец просто положить на плату кусок феррита чтобы чутка придушить иголки?

Извиняюсь, не понял о каких иголках речь. В моём случае иголки и "борода" наблюдаются в шине данных, длительность иголок один период тактовой (0,9нс). Как тут феррит поможет?

23 минуты назад, Yuri124 сказал:

Второе - если сигнал уже в цифровом ядре - то как-то мне трудно представить, что 3% пульсации питания в состоянии сбить нолик или единичку. Но измерять нужно на ногах питания, а не там, где БП выдает питание на полигоны. Из-за косяков в разводке платы может образоваться большая индуктивность проводников к выводам питания, соответственно - при синхронном переключении большого кол-ва логики могут образовываться значительные пульсации на этих ногах.

Третье - было высказано предположение о сбоях в каналах LVDS - ИМХО очень вероятная причина. Надо бы внимательно посмотреть питание этих банков... Ну и опять же - блокировочная мелкая керамика (0,01-0,1 мкФ) чуть ли не на каждой паре выводов питания.

ЗЫ для снижения индуктивности питательных выводов используется технология via-in-pad, при этом блокировочные конденсаторы практически паяются на шарики микросхемы, через плату.

Выше я уже писал что к самому ядру у меня вопросов нет, его функциональность не нарушается, дефект наблюдается только в шине данных. Питание банков с LVDS облазил с осциллом, криминала не заметил.

[VladimirB 1]

32 minutes ago, Yuri124 said:

ИМХО неизвестно, что на что некорректно реагирует. На китах ставят тучу мелкой керамики в непосредственной близости под микросхемой (с обратной стороны печатной платы). Крупняк - может стоять в относительном отдалении (на полигонах питания). И это понятно почему.

Второе - если сигнал уже в цифровом ядре - то как-то мне трудно представить, что 3% пульсации питания в состоянии сбить нолик или единичку. Но измерять нужно на ногах питания, а не там, где БП выдает питание на полигоны. Из-за косяков в разводке платы может образоваться большая индуктивность проводников к выводам питания, соответственно - при синхронном переключении большого кол-ва логики могут образовываться значительные пульсации на этих ногах.

Третье - было высказано предположение о сбоях в каналах LVDS - ИМХО очень вероятная причина. Надо бы внимательно посмотреть питание этих банков... Ну и опять же - блокировочная мелкая керамика (0,01-0,1 мкФ) чуть ли не на каждой паре выводов питания.

ЗЫ для снижения индуктивности питательных выводов используется технология via-in-pad, при этом блокировочные конденсаторы практически паяются на шарики микросхемы, через плату.

Это Virtex 5, там блокировочная керамика со сверхнизкой индуктивностью выводов прямо под термораспределительной крышкой распаяна, вблизи кристалла, и по даташиту других маленьких кондёров не требуется.

Исключением являются самые маленькие кристаллы XC5VLX20 и XC5VLX30 в 324/323 корпусах - у них встроенных кондёров нету.

[_sda 0]

1 час назад, blackfin сказал:

Так может, это не ПЛИС'ы контрафактные, а PTH08T240 ?

Кстати, ведь это не объясняет того факта что на одной плате ток потребления ядра с непрерывным сигналом 4 ампера, а на другой плате 6 ампер.

[RobFPGA 27]

Приветствую!

50 minutes ago, _sda said:

Ну на худо конец просто положить на плату кусок феррита чтобы чутка придушить иголки?

Прикольно наблюдать работу инженерной мысли  На картинке TC  просадка в 60 us!!! Какие могут быть переотражения, и проблемы с блокировочной керамикой при такой длительности ? 

Тем более в доке на PTH08T240 приведены графики  размаха перепадов напряжения от скачков нагрузки - в худшем случае при 300 uF - 20 mV/A! (правда фиг поймешь размерность времени на графике ступеньки). 

Ну и при посадке сыпется скорее всего DCM/PLL или задержки плывут на клоковых цепях на serial стороне LVDS.  

Я бы для начала проверил заканчивается ли переходной  при увеличении длины импульса нагрузки  - или это  стационарное значение. А потом уж фантазировал.   

Удачи! Rob.

[_sda 0]

13 часов назад, RobFPGA сказал:

Ну и при посадке сыпется скорее всего DCM/PLL или задержки плывут на клоковых цепях на serial стороне LVDS.  

Я бы для начала проверил заканчивается ли переходной  при увеличении длины импульса нагрузки  - или это  стационарное значение. А потом уж фантазировал.   

1). Если это так, знаете ли Вы какие нибудь рецепты против этого?

2). Да, заканчивается. Примерно через 200мкс от начала импульса (если сделать длительность импульса например 1 мс) ОС PTH08T240 возвращает напряжение в исходное состояние.

[blackfin 16]

11 hours ago, RobFPGA said:

На картинке TC  просадка в 60 us!!! Какие могут быть переотражения, и проблемы с блокировочной керамикой при такой длительности ? 

Не там смотрите.. 

Напряжение на конденсаторе при "мгновенном" увеличении тока нагрузки на величину "I" изменяется по закону:

Uвых(t) = Uпит - (1/C) * I * t.

Поэтому для оценки влияния блокировочной керамики на переходной процесс важен именно линейный участок "просадки", то есть, важна длительность именно переднего фронта импульса.

И судя по картинке ТС, длительность этого фронта на порядок меньше: ~10 мкс.

А это соответствует частотам: ~100 кГц.

И это как раз те частоты, где работает керамика и не работает PTH08T240..

[_sda 0]

2 часа назад, blackfin сказал:

Uвых(t) = Uпит - (1/C) * I * t.

Поэтому для оценки влияния блокировочной керамики на переходной процесс важен именно линейный участок "просадки", то есть, важна длительность именно переднего фронта импульса.

Странно, вчера Вы критиковали меня за эту формулу, а сегодня сами приводите.

Ну да ладно. Вы правы, важна длительность именно переднего фронта импульса. Таким образом, нам нужно уменьшить dU/dT фронта так, чтобы к моменту окончания импульса просадка была не более желаемой, например 5мв. А как это сделать? Подключением конденсатора достаточной ёмкости. Ёмкость можно определить из приведенной Вами формулы. И она будет совсем не сотни микрофарад. А влиянием стабилизатора во время фронта можно пренебречь, инерционность ОС просто не позволяет стабилизатору активно вмешаться в этот процесс.

 

[blackfin 16]

1 hour ago, _sda said:

Странно, вчера Вы критиковали меня за эту формулу, а сегодня сами приводите.

Я критиковал не формулу, а значения, которые вы в неё подставляете:

Quote

... длительность радиоимпульса 200 мкс ...

DC/DC преобразователь должен за это время уже 10 раз отследить изменение нагрузки. То есть, в формулу для значения емкости нужно подставлять ~20 мкс.

Кроме того, если речь идет о PLL, то важна, КМК, не амплидуда "провала", а скорость нарастания напряжения на переднем и заднем фронтах "провала".

То есть, если спектр помехи по шине питания попадает в полосу пропускания ФНЧ петли ФАПЧ, то возможен сбой в слежении.

В этом случае не нужно стремиться уменьшать пульсации по питанию до 5 мВ. Достаточно сделать фронты пульсаций в 2-3 раза длиннее..

Но все это можно проверить только на практике..

[RobFPGA 27]

Приветствую!

2 hours ago, _sda said:

А как это сделать? Подключением конденсатора достаточной ёмкости. Ёмкость можно определить из приведенной Вами формулы.

Вот поэтому в доках на стаб несколько страниц посвящены выбору входных/выходных конденсаторов c формулами и диаграммами -  и 300 uF выходной емкости это почти минимум, причем как в обычном режиме так и для TurboTrans.  Хотите меньше просадку - добавляете хорошую емкость. 

15 hours ago, _sda said:

1). Если это так, знаете ли Вы какие нибудь рецепты против этого?

Бороться против ветряных мельниц почетно но малопродуктивно.  Можно попробовать задрать питание ядра на те же 30-40 mV  и посмотреть что будет при этом. Не факт что только в этом проблема - может еще что то происходит на плате при этом.

Удачи! Rob. 

[MegaVolt 25]

17 часов назад, _sda сказал:

Извиняюсь, не понял о каких иголках речь. В моём случае иголки и "борода" наблюдаются в шине данных, длительность иголок один период тактовой (0,9нс). Как тут феррит поможет?

Откуда такая уверенность? Вы смотрели канал обмена до входа? Одному аллаху известно что именно твориться на входах плис. И никто не отменяет возможных причин именно вне плис а не внутри. Например что происходит с сигнальными землями при скачке тока в них 3А? Или куда эти 3А наводят помеху? И т.д. и т.п. Опять же если проблема в питании то почему повышенное питание не лечит проблему?

17 часов назад, RobFPGA сказал:

Прикольно наблюдать работу инженерной мысли  На картинке TC  просадка в 60 us!!! Какие могут быть переотражения, и проблемы с блокировочной керамикой при такой длительности ? 

То что сбои появляются только при просадке питания не означает что причина именно в питании. Проблемы в обмене между двумя микросхемами и проблемы на питании МОГУТ усугублять ДРУГИЕ проблемы так что они становиться заметными. Ну банально например 3А скачёк питания подбрасывает сигнальную землю куда нибудь в космос и или ещё какие чудеса. Так что с инженерной мыслью всё хорошо. Мы не видели ни разводки, ни осциллограмм. Фантазировать можно всё что угодно. А учитывая что до сих пор колдовство с питанием не дало никаких результатов говорит скорее о том что проблема где то рядом но не в питании. Особенно если почитать прошлую схему где автор добавлял по питанию более 70мВ. Т.е. питание ядра гарантированно было больше 1В.

 

 

[_sda 0]

1 час назад, MegaVolt сказал:

Т.е. питание ядра гарантированно было больше 1В.

Похоже дело не в абсолютном значении напряжения питания, а в перепаде. Он же как был 30мв , таким и остался. Каков механизм - х.з.

Меня сейчас больше донимает вопрос не о переразводке платы, а о том что делать с этими двумя платами которые не похожи на десятки других таких же плат.

2 часа назад, RobFPGA сказал:

Вот поэтому в доках на стаб несколько страниц посвящены выбору входных/выходных конденсаторов c формулами и диаграммами -  и 300 uF выходной емкости это почти минимум, причем как в обычном режиме так и для TurboTrans.  Хотите меньше просадку - добавляете хорошую емкость. 

В том то и дело что хорошая ёмкость по моим прикидкам получается очень большой и должна иметь esr порядка единиц миллиом.

[blackfin 16]

12 minutes ago, _sda said:

В том то и дело что хорошая ёмкость по моим прикидкам получается очень большой и должна иметь esr порядка единиц миллиом.

И что мешает вместо C56,C57,C58 запаять три шт.: EEF-GX0D561R ?

Получите емкость: 1680 uF и сопротивление: 1 mOhm.