[Alex77 4]

Vivado Design Suite 2019.2 is now available.  

• Introducing UVM 1.2 support in Vivado Simulator(XSIM)
• Improved layer visibility in IP Integrator
• Physical Optimization and other QoR improvement features
• 10% reduction in design compilation runtime
• New high bandwidth ICAP IP for enhancing Dynamic Function eXchange

Внимание!

There will be no 2019.2 or future releases of Xilinx SDK, SDSoC and SDAccel Development Environment.

Изменено 1 ноября, 2019 пользователем Alex77

[Nick_K 0]

1 hour ago, Alex77 said:

There will be no 2019.2 or future releases of Xilinx SDK, SDSoC and SDAccel Development Environment.

Всё верно, это станет продуктом Vitis.

[Alex77 4]

Оно УЖЕ стало продуктом...

[Doka 4]

Quote

New high bandwidth ICAP IP for enhancing Dynamic Function eXchange

поясните что это такое

[RobFPGA 35]

Приветствую!

1 minute ago, Doka said:

поясните что это такое

Я так понял что для partial-reconfig улучшили скорость и функциональность.

 Удачи! Rob.

[Nick_K 0]

А что такое Improved layer visibility in IP Integrator?

Улучшение IP генератора - уже хорошо, просто интересна конкретика

[Alex77 4]

читали ?

https://www.xilinx.com/products/design-tools/vivado/vivado-whats-new.html

[Nick_K 0]

Ну да, а слона то и не заметил. По сутти ничего сверхнеобычного. Но поддержка виртуальных интерфейсов SV порадовала

[fguy 5]

Чем дальше тем смешнее - сдк в виваде нет - совсем нет. Тепереча вивада под плис, в витис под процы. Вместо 30 Гб теперь нужно качать 60.

Теперь все есть в витис - зачем оставили виваду хз.

 

Изменено 1 ноября, 2019 пользователем fguy

[Doka 4]

3 hours ago, RobFPGA said:

Я так понял что для partial-reconfig улучшили скорость и функциональность.

выглдит как ребрендинг PR -> DFX

https://www.xilinx.com/products/design-tools/vivado/implementation/dynamic-function-exchange.html

upd: теперь со страницы https://www.xilinx.com/products/design-tools/vivado/implementation/partial-reconfiguration.html редирект на DFX

[RobFPGA 35]

Приветствую!

34 minutes ago, Doka said:

выглдит как ребрендинг PR -> DFX

Почти - partial reconfiguration  это технология в FPGA, а DXF  это маркетинг как эту технологию продать конечному пользователю.  :)

 

2 hours ago, fguy said:

Чем дальше тем смешнее - сдк в виваде нет - совсем нет. Тепереча вивада под плис, в витис под процы. Вместо 30 Гб теперь нужно качать 60.

Я так понял что не надо - так как Vitis  вроде как в себе и Vivado содержит. 

Так что теперь все четко - мальчики RTL-щики пользуют Vivado - а неопределившийся средний пол  - Vitis 

Удачи! Rob.

[Nick_K 0]

23 minutes ago, RobFPGA said:

Я так понял что не надо - так как Vitis  вроде как в себе и Vivado содержит

Чуть раньше бы. Не пришлось бы удалять Виваду и ставить Витис)

[fguy 5]

HLS и вивада валят ошибками Cannot identify default part - даже с нуля созданный проект в виваде так дурит - поддержка чипа установлена - видимо косяк релиза

Upd решилось переустановкой

Изменено 1 ноября, 2019 пользователем fguy

[gibson1980 0]

Цитата

There will be no 2019.2 or future releases of Xilinx SDK, SDSoC and SDAccel Development Environment.

А я вот этого не понял, где и чего не будет?

[Alex77 4]

чёрным по белому - софта под названием Xilinx SDK, SDSoC and SDAccel как отдельный софт не будет.