Alex77 4 1 ноября, 2019 Опубликовано 1 ноября, 2019 (изменено) · Жалоба Vivado Design Suite 2019.2 is now available. Introducing UVM 1.2 support in Vivado Simulator(XSIM) Improved layer visibility in IP Integrator Physical Optimization and other QoR improvement features 10% reduction in design compilation runtime New high bandwidth ICAP IP for enhancing Dynamic Function eXchange Внимание! There will be no 2019.2 or future releases of Xilinx SDK, SDSoC and SDAccel Development Environment. Изменено 1 ноября, 2019 пользователем Alex77 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Nick_K 0 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба 1 hour ago, Alex77 said: There will be no 2019.2 or future releases of Xilinx SDK, SDSoC and SDAccel Development Environment. Всё верно, это станет продуктом Vitis. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба Оно УЖЕ стало продуктом... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 4 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба Quote New high bandwidth ICAP IP for enhancing Dynamic Function eXchange поясните что это такое Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 33 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба Приветствую! 1 minute ago, Doka said: поясните что это такое Я так понял что для partial-reconfig улучшили скорость и функциональность. Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Nick_K 0 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба А что такое Improved layer visibility in IP Integrator? Улучшение IP генератора - уже хорошо, просто интересна конкретика Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба читали ? https://www.xilinx.com/products/design-tools/vivado/vivado-whats-new.html Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Nick_K 0 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба Ну да, а слона то и не заметил. По сутти ничего сверхнеобычного. Но поддержка виртуальных интерфейсов SV порадовала Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fguy 5 1 ноября, 2019 Опубликовано 1 ноября, 2019 (изменено) · Жалоба Чем дальше тем смешнее - сдк в виваде нет - совсем нет. Тепереча вивада под плис, в витис под процы. Вместо 30 Гб теперь нужно качать 60. Теперь все есть в витис - зачем оставили виваду хз. Изменено 1 ноября, 2019 пользователем fguy Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Doka 4 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба 3 hours ago, RobFPGA said: Я так понял что для partial-reconfig улучшили скорость и функциональность. выглдит как ребрендинг PR -> DFX https://www.xilinx.com/products/design-tools/vivado/implementation/dynamic-function-exchange.html upd: теперь со страницы https://www.xilinx.com/products/design-tools/vivado/implementation/partial-reconfiguration.html редирект на DFX Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 33 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба Приветствую! 34 minutes ago, Doka said: выглдит как ребрендинг PR -> DFX Почти - partial reconfiguration это технология в FPGA, а DXF это маркетинг как эту технологию продать конечному пользователю. :) 2 hours ago, fguy said: Чем дальше тем смешнее - сдк в виваде нет - совсем нет. Тепереча вивада под плис, в витис под процы. Вместо 30 Гб теперь нужно качать 60. Я так понял что не надо - так как Vitis вроде как в себе и Vivado содержит. Так что теперь все четко - мальчики RTL-щики пользуют Vivado - а неопределившийся средний пол - Vitis Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Nick_K 0 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба 23 minutes ago, RobFPGA said: Я так понял что не надо - так как Vitis вроде как в себе и Vivado содержит Чуть раньше бы. Не пришлось бы удалять Виваду и ставить Витис) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fguy 5 1 ноября, 2019 Опубликовано 1 ноября, 2019 (изменено) · Жалоба HLS и вивада валят ошибками Cannot identify default part - даже с нуля созданный проект в виваде так дурит - поддержка чипа установлена - видимо косяк релиза Upd решилось переустановкой Изменено 1 ноября, 2019 пользователем fguy Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gibson1980 0 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба Цитата There will be no 2019.2 or future releases of Xilinx SDK, SDSoC and SDAccel Development Environment. А я вот этого не понял, где и чего не будет? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 1 ноября, 2019 Опубликовано 1 ноября, 2019 · Жалоба чёрным по белому - софта под названием Xilinx SDK, SDSoC and SDAccel как отдельный софт не будет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться