[Aleksey25 0]

Добрый день!

Прошу помочь разобраться в следующем: есть схема, состоящая из АЦП - ПЛИС - ЦАП.

При реализации интегратора как сумматора с накопление на выходе ЦАП получаю пилообразный сигнал, в том случае когда на вход АЦП ничего не подается.

Ну а если подать на вход АЦП синус то выходной сигнал с ЦАП вообще не корректен.

С БИХ фильтром такая же ситуация.

Дело видимо в обратных связях в схеме интегратора и фильтра.

 

Спасибо за помощь!

[quato_a 3]

А что хотите увидеть на выходе ЦАП в зависимости от входа АЦП?

Как я понял, если на вход АЦП ничего не подается, то на его выходе должен быть оцифрованный собственный шум АЦП. Который если зайдет на интегратор, ну не даст пилу.

[Aleksey25 0]

2 минуты назад, quato_a сказал:

А что хотите увидеть на выходе ЦАП в зависимости от входа АЦП?

Как я понял, если на вход АЦП ничего не подается, то на его выходе должен быть оцифрованный собственный шум АЦП. Который если зайдет на интегратор, ну не даст пилу.

Если подать на вход АЦП синус, то на выходе ЦАП хотелось бы увидеть синус сдвинутый по фазе (при реализации интегратора).

Если реализовать на ПЛИС просто прием-передатчик в том плане что просто принял сигнал и выдал его, то на выходе с ЦАП получаем все тоже самое что и на входе АЦП.

Как только внутри ПЛИС появляется схема с обратной связью то на выходе получаем пилу.

 

[RobFPGA 27]

Приветствую!

11 minutes ago, quato_a said:

...  Который если зайдет на интегратор, ну не даст пилу.

При одном условии - если на выходе ADC нет постоянного смещения (DC offset).  А оно (смещение) обычно присутствует.

Удачи!  Rob. 

Изменено 14 августа, 2019 пользователем RobFPGA

[Skryppy 0]

Ну я бы на вашем месте сначала отработал одну часть, например только ЦАП. Для этого сделайте dds генератор и подайте синусоиду. Если на выходе ЦАП все ок, начинайте шаманить с фазами и т.д. Плюс данные на чипскоп подать, чтобы сравнить с ожидаемыми. Если все будет работать нормально, то только потом подключить АЦП.

[Aleksey25 0]

2 минуты назад, RobFPGA сказал:

Приветствую!

При одном условии - если на выходе ADC нет постоянного смещения (DC offset).  А оно (смещение) обычно присутствует.

Удачи!  Rob. 

 

Спасибо, можете подсказать как исключить подобное?

Только что, Skryppy сказал:

Ну я бы на вашем месте сначала отработал одну часть, например только ЦАП. Для этого сделайте dds генератор и подайте синусоиду. Если на выходе ЦАП все ок, начинайте шаманить с фазами и т.д. Плюс данные на чипскоп подать, чтобы сравнить с ожидаемыми. Если все будет работать нормально, то только потом подключить АЦП.

DDS делал изначально, что бы проверить ЦАП.

В любом случае спасибо за совет.

[Skryppy 0]

Если с dds+бих фильтр+цап нет проблем, то шаманить с АЦП. Если так работать не будет, то:

Подайте в чипскоп данные с выхода dds, промежуточные данные с различных вычислительных частей вашей цифровой схемы, с выхода вашей схемы. Проверьте нет ли нигде переполнений , соответствует ли ваш выход с ожидаемым.

[RobFPGA 27]

Приветствую!

1 minute ago, Aleksey25 said:

Спасибо, можете подсказать как исключить подобное?

DC offset? -  никак.   Я бы  подумал над тем  зачем вам в цепи обработки  сигнала интегратор. Если, для того чтобы интегрировать ошибку в петле  снаружи FPGA – то тогда эту петлю надо замыкать. Ну а если для фильтрации - то тогда использовать фильтр не содержащий идеального интегратора.

Удачи! Rob.

 

 

[quato_a 3]

DC offset можно устранить скользящим средним.

https://www.dsprelated.com/showarticle/58.php

[RobFPGA 27]

Приветствую!

13 minutes ago, quato_a said:

DC offset можно устранить скользящим средним.

  Можно ...  НО с определенно, конечной точностью    - а затем  результат  на идеальный интегратор ....  медленнее, но на выходе все же получите туже пилу 

Удачи! Rob.  

 

[quato_a 3]

1 hour ago, RobFPGA said:

Приветствую!

  Можно ...  НО с определенно, конечной точностью    - а затем  результат  на идеальный интегратор ....  медленнее, но на выходе все же получите туже пилу 

Удачи! Rob.  

 

Конечной точностью, определяемой глубиной скользящего

[Maverick_ 15]

посмотрите это

[_sda 0]

8 часов назад, quato_a сказал:

DC offset можно устранить скользящим средним.

Это не поможет. Интегратор по определению является условно устойчивым и применение его без сброса или специальных мер довольно проблематично.

Изменено 14 августа, 2019 пользователем _sda

[Aleksey25 0]

12 часов назад, _sda сказал:

Это не поможет. Интегратор по определению является условно устойчивым и применение его без сброса или специальных мер довольно проблематично.

 

Можете Вы что то посоветовать?

[Lmx2315 2]

21 минуту назад, Aleksey25 сказал:

Можете Вы что то посоветовать?

вам человек советовал проверить ваш интегратор  в цепочке: dds - интегратор - цап , вы так и проверяли? А то такое ощущение что вы проверяли связку: dds - цап.

Изменено 15 августа, 2019 пользователем Lmx2315