Перейти к содержанию
    

Отследить наличие порта в блоке в схемном файле

Quartus много ошибок прощает, не все в варнингах пишет. Еще бывает полезно смотреть папку Connectivity Checks...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

5 часов назад, Kluwer сказал:

Попробуйте опцию "default_nettype" поставить в "none".

А где она находится?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 7/30/2019 at 8:51 PM, MrGalaxy said:

А где она находится?

Виноват, не заметил, что вы на VHDL пишите. Это верилоговский макрос, означает, что нельзя использовать заранее не объявленные провода. Теоретически, вы можете верилоговскую шапку над своим VHDL-модулем сгенерить в к-ром поставить

`default_nettype none

Кривоватое, конечно, решение, но может быть поможет ...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...