Мур 1 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба Приветствую корифеев ПЛИС! У меня возник вопрос из-за сомнений по возможности CPLD\FPGA семейства MAX 10. Разворачивать новый КВА для просмотра такой возможности дело глобальное для компа, потому пытаю вас... В CPLD, в силу маленького ресурса, дополнительное размещение модулей отладки JTAG исключались. Разработчики в основном топтались в симуляции на модели. Для МАХ 10 при огромном количестве ресурса отладка должна быть полнее. Уверен на 98%, что там втулить блоки SignalTab можно и нужно. Есть какие-то особенности? Гибрид слегка настораживает... Спасибо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 14 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба 1 час назад, Мур сказал: Есть какие-то особенности? Нет. C SignalTap в MAX10 никаких проблем нет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Unfog 0 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба Где то видел, но могу ошибаться, что Макс 10 по структуре ПЛИС это Циклон 3 (ну или крайне схож с ним), просто рядом еще энергонезависимую память воткнули. И Макс10 можно грузить по JTAG (без сохранение в CFM), при это понятие ресурса, имхо, совсем не важно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
