new123 0 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба Берете 2 корки PHY и соединяете их serial выходы в позе 69 (друг на дружку) - и наблюдаете за процессом ... :biggrin: елки, все так просто. Сейчас заценим Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба Берете 2 корки PHY и соединяете их serial выходы в позе 69 (друг на дружку) а у вас нормально компилит такую конструкцию? Вожусь несколько часов. Выдает для TX выхода. Info: Can be connected to I port of stratixv_io_obuf WYSIWYG Ну и для RX наоборот. Я так понял, он просит физически назначить трансивер на tx_serial и rx_serial Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 5 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба а у вас нормально компилит такую конструкцию? Вожусь несколько часов. ..мне кажется такое подойдёт только для симуляции. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба ..мне кажется такое подойдёт только для симуляции. я тоже так думаю, но чтобы просимулировать, нужно пройти Analys/Synthesis, иначе симулятор не запускает главный дизайн. Я наверное что то не знаю. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 5 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба я тоже так думаю, но чтобы просимулировать, нужно пройти Analys/Synthesis, иначе симулятор не запускает главный дизайн. Я наверное что то не знаю. я обычно в ActivHDL симулирую, в нём я замыкал выходы гигабитных трансиверов на входы - проблем не было. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба Приветствую! я тоже так думаю, но чтобы просимулировать, нужно пройти Analys/Synthesis, иначе симулятор не запускает главный дизайн. ...Я пользую ModelSim но не пользуюсь скриптами Qu для запуска симуляции. У меня свой скрипт для компиляции библиотек и парсинга и компиляции qip файлов. Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба У меня свой скрипт для компиляции библиотек и парсинга и компиляции qip файлов. понятно, я так и подумал Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба У меня свой скрипт для компиляции библиотек и парсинга и компиляции qip файлов. А не поделитесь ? :bb-offtopic: Либо если не сложно, расскажите методику, как определить какие нужно компилировать библиотеки если используются различные модули, сгенерированные мегавизардом. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 16 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба А не поделитесь ? :bb-offtopic: Либо если не сложно, расскажите методику, как определить какие нужно компилировать библиотеки если используются различные модули, сгенерированные мегавизардом. Все симуляционные бибилиотеки лежат в $QUARTUS_ROOTDIR/eda/sim_lib. В большинстве случаев нужны только 220*.vhd и altera_mf*.vhd. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба Я этот момент изучения написания скриптов для modelsim откладываю уже 7 месяц. И сейчас временно решил отложить. Это я чувствую минимум мне на неделю. Буду бороться с 9C000002. Как говорят в мануалах xilinx - вы должны помочь удаленному устройству завестить, буду помогать =)) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 1 августа, 2018 Опубликовано 1 августа, 2018 · Жалоба Приветствую! Ничего особенного - поделка выходного дня - рекурсивно разбираем по строкам qip файл создаем список - {тип библиотека исходник куда_копировать_если_хочется} Все возможные варианты не покрывает так что годится как заготовка для буратино допиливания. Ну а дальше идем по списку и в зависимосли от типа делаем vlog/vcom в заданную библиотеку # parsing Altera .qip|.sip files. Creating list of source files for the IP core. proc qip_export {fname {out_lib "work"} {out_dir "./out"} } { # fname - input qip file # out_lib - name of library if library not defined in the qip # out_dir - destination folder puts ">>> qip_export: file:$fname -> lib:$out_lib -> out:$out_dir" set fname [file normalize $fname] set qip_dir [file dirname $fname] puts "Export qip source file:\n qip : $fname\n qip_dir: $qip_dir\n out : $out_dir" set fi [open $fname "r"] set lines [split [read $fi] "\n"] close $fi set qip_list [list] set out_list [list] set ::quartus(qip_path) $qip_dir foreach line $lines { puts ">>$line" if {[regexp -- {^\#} $line]} { continue } if {![regexp -- {^\s*set_global_assignment\s+.*?-name\s+(\w+)\s+((?:\[.+?\])|(?:\".+\")|(?:\$.+))} $line -> kind path_cmd]} { continue } set in_fname [rel_name [subst $path_cmd] $qip_dir] set ip_name [file rootname [file tail $in_fname]] set src_fname [lexnormalize [file join $qip_dir $in_fname]] set out_fname [file join $out_dir $in_fname] if {![regexp -- {-library\s+((?:\"\w+\")|(?:\w+))} $line -> lib_name]} { set lib_name $out_lib } set lib_name [string map {\" {}} $lib_name] switch $kind { "QIP_FILE" { lappend qip_list $src_fname } "VERILOG_FILE" - "VHDL_FILE" - "SYSTEMVERILOG_FILE" { lappend out_list [list $kind $lib_name $src_fname $out_fname] puts "qip_export:\n $kind\n $lib_name\n $in_fname\n $src_fname\n $out_fname" } default { #puts ">>" } } } # recursive process included QIP foreach qip_file $qip_list { lappend out_list {*}[qip_export $qip_file $out_lib "$out_dir/$ip_name"] } return $out_list } Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 1 августа, 2018 Опубликовано 1 августа, 2018 (изменено) · Жалоба Вот мои руны для 10G на StratixV. Ну и незабывайте что SFP+ надо включить на передачу соответствующим пином. Rob, если не сложно, еще вопрос по стандартам. А вы ставили стандарт для TX_Disable? Я смотрел в альтеровских китах стоят 1.8V У себя я ничего не ставил. Работает в 2.5v. В принципе вроде попадает в стандарт SFP+, но вдруг я передачу не включаю. Очень похоже на то, что я своей передачей не могу противоположную сторону завести. В петле передача точно работала Изменено 1 августа, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 34 2 августа, 2018 Опубликовано 2 августа, 2018 · Жалоба Приветствую! Rob, если не сложно, еще вопрос по стандартам. А вы ставили стандарт для TX_Disable? Я смотрел в альтеровских китах стоят 1.8V У себя я ничего не ставил. Работает в 2.5v. В принципе вроде попадает в стандарт SFP+, но вдруг я передачу не включаю. Очень похоже на то, что я своей передачей не могу противоположную сторону завести. В петле передача точно работала Контроль в SFP+ это обычные TTL - 2.5 или 1.8 стандарт зависит от того какое питание на банке куда эти сигналы заведены. У меня они все "2.5 V" Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 2 августа, 2018 Опубликовано 2 августа, 2018 (изменено) · Жалоба Приветствую! Контроль в SFP+ это обычные TTL - 2.5 или 1.8 стандарт зависит от того какое питание на банке куда эти сигналы заведены. У меня они все "2.5 V" Удачи! Rob. спасибо. Я тоже мультиметром полазил с разными стандартами. Они действительно в допуске все SFP+ Пока пробую петлю кабелем уже сделать, посмотреть, что у меня не заводится. Все таки думаю, что TX канала не работает. Изменено 2 августа, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 3 августа, 2018 Опубликовано 3 августа, 2018 (изменено) · Жалоба Соединил кабелем у себя два порта sfp+ и решил попробовать погонять данные. Ходят отлично. Получается я не выполняю какой то пунктик стандарта, что сторонняя сетевуха не может завестись. Придется погрузиться наверное в скрипты Rob'а, и смотреть как симулятор подымает сеть и общается. Изменено 3 августа, 2018 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться