[Inanity 1]

А у ТС - синусоида, а это значит, что сигнал интегрируется, т.е фронты завалены из-за большой емкости линии. И источнику сигнала просто не хватает мощности для зарядки емкости линии.

Согласен, невнимательно прочитал.

[Naixrim 0]

По сути, я могу попробовать дальше насиловать плату кмопом и запитать ее сильнее, так как запитан банк сейчас от 2.5, и выдает она соответственно LVCMOS25 при 12мА, но можно запитать от 3.3, также можно поднять DRIVE, правда придется поменять банк, я сейчас вывожу со 2 банка, а он выше 16мА не поддерживает. Грубо говоря увеличить мощность, выяснить хватает ли ее для покрытия паразитной емкости линии. Насчет шинников, хм... мне нужны будут шинники, чтобы протянуть сигналы до шинников, что выдают сигнал во вне. Это не лишено смысла, но пока не хочется так кардинально менять все, но если вопрос будет стоять именно таким ребром надо будет думать в эту сторону. Насчте эффекта окурка, как он в оригинале называется, я бы глянул?

[iosifk 3]

Насчте эффекта окурка, как он в оригинале называется, я бы глянул?

Найдите лучше книгу, точно названия не помню, но есть слова "черная магия" и "высокоскоростная передача сигналов".

И гонять по плате 100 Мгц но не LVDS - это не айс...

[Alex77 4]

Найдите лучше книгу, точно названия не помню, но есть слова "черная магия" и "высокоскоростная передача сигналов".

И гонять по плате 100 Мгц но не LVDS - это не айс...

оно ?

https://electronix.ru/forum/index.php?showtopic=73295

[iosifk 3]

оно ?

https://electronix.ru/forum/index.php?showtopic=73295

Да оно, две книги и примеры к ним...

У Аналога были книги по скоростным АЦП, там тоже наверняка что-то про передачу сигналов есть...

 

[Naixrim 0]

У меня есть эта книга в печатном варианте, но такого я там не помню, буду внимательней читать =)

[xvr 12]

74lvt125

Во первых у неё есть так называемый 'bus hold' (по входу). Это значит, что она будет пытаться изнасиловать перетянуть выход FPGA, слава богу что хоть ток не очень большой (порядка 150мка), но на 100MHz это последствия могут быть плачевными.

 

Во вторых у неё воемя распространения сигнала 4ns (в худшем случае). Умножаем на 2 (т.к. фронта 2) - получаем 8ns, а 100MHz - это 10ns. Так что на выходе точно будет нечто напоминающее синусоиду :)

 

 

[Naixrim 0]

Во первых у неё есть так называемый 'bus hold' (по входу). Это значит, что она будет пытаться изнасиловать перетянуть выход FPGA, слава богу что хоть ток не очень большой (порядка 150мка), но на 100MHz это последствия могут быть плачевными.

 

Во вторых у неё воемя распространения сигнала 4ns (в худшем случае). Умножаем на 2 (т.к. фронта 2) - получаем 8ns, а 100MHz - это 10ns. Так что на выходе точно будет нечто напоминающее синусоиду :)

 

 

Насчет качества пропускаемого сигнала я посмотрю отдельным экспериментом, подав на нее сигнал с генератора и посмотрев, что собственно будет на выходе, там думаю можно будет думать, но я этот парамтер tPHL воспринимал лишь как время задержки от входа до выхода, но после вашего комментария пересмотрел графики и вы правы насчет 100 МГц.

[Naixrim 0]

Naixrim, я думаю, что у вас просто линия не согласована. Таким образом возникают отражения, которые портят ваш меандр. Для Spartan-6 попробуйте включить последовательный терминатор на буфере через OUT_TERM. Начните с 25 ом, мне кажется это поможет.

 

NET <NET NAME> OUT_TERM = <NONE/ UNTUNED_25 / UNTUNED_50 / UNTUNED_75>;

 

 

При генерации меандра, у меня были огромные выбросы по фронтам, вверх и вниз, ваш совет помог от них избавится.

 

Спасибо всем в тем, кто оказался в теме и своим участием помог, помогаете развиваться, благодарю!