aaarrr 69 28 июня, 2022 Опубликовано 28 июня, 2022 · Жалоба Это LPDDR4. Свопить в данном случае нельзя ничего. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Arlleex 187 28 июня, 2022 Опубликовано 28 июня, 2022 · Жалоба Жаль, не удобно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex11 6 28 июня, 2022 Опубликовано 28 июня, 2022 · Жалоба Данные в пределах байта можно. И контроллеры A и B между собой можно, только целиком. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
aaarrr 69 28 июня, 2022 Опубликовано 28 июня, 2022 · Жалоба On 6/28/2022 at 10:25 PM, Alex11 said: Данные в пределах байта можно Помянутый выше документ прямо запрещает - процедура калибровки развалится. On 6/28/2022 at 10:15 PM, Arlleex said: Жаль, не удобно. Увы. Тут еще и сигналы по пинам распределены не слишком удачно, мешанина. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex11 6 28 июня, 2022 Опубликовано 28 июня, 2022 · Жалоба Это я недосмотрел про тип процессора. Я с другим работал, там было все по-человечески сделано. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Arlleex 187 21 июля, 2022 Опубликовано 21 июля, 2022 · Жалоба А зачем DDR DRAM (например, DDR3) имеет конфигурацию x4? 4 бита данных, что с ними можно сделать? Как записать байт? На уровне контроллера будет 2 транзакции? Или x4 сделан лишь для того, чтобы удобно было набирать из них нужную ширину, в том числе для ECC? Т.е. существует ли рабочее из коробки подключение памяти по 4-битной шине к каким-нибудь современным CPU, будь то i.MX6, Zynq7000 и т.д.? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
aaarrr 69 21 июля, 2022 Опубликовано 21 июля, 2022 · Жалоба On 7/21/2022 at 6:53 PM, Arlleex said: Или x4 сделан лишь для того, чтобы удобно было набирать из них нужную ширину, в том числе для ECC? В основном для этого: ёмкость та же, соответственно, из x4 можно набрать большой объём. On 7/21/2022 at 6:53 PM, Arlleex said: Т.е. существует ли рабочее из коробки подключение памяти по 4-битной шине к каким-нибудь современным CPU, будь то i.MX6, Zynq7000 и т.д.? Кажется, кто-то из ex-Freescale (i.MX RT?) имел такую возможность. 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
repstosw 18 10 августа, 2022 Опубликовано 10 августа, 2022 (изменено) · Жалоба В своё время делал связку чипов TMS320C6745 и SDRAM от Micron и Aliance (32/64 МБ) на 4-слойке. Заказвывал в Новосибирске. Если ставить память близко к процессору, то выравнивание дорожек не нужно, резисторы тоже не нужно. Главное - обеспечить волновое сопротивление трасс 50 - 60 Ом. Без контроля импендансов - "на глазок" Это 0,12 мм между внешним слоем и внутренним плейном. При этом толщина трассы 0,2 мм. Стекап платы был нестандартный - пришлось упрашивать чтобы сделали как нужно (0,12 мм). Потому что по умолчанию они делают в 2 раза толще и волновое сопротивление будет уже в 4 раза больше, что плохо скажется на согласовании, да и кросс-толки вылезут. фольга - 18 мкм препрег ("1080" х 2) - 0.1372 мм фольга - 35 мкм ядро - 1 мм фольга - 35 мкм препрег ("1080" х 2) - 0.1372 мм фольга - 18 мкм Память работает на 152 МГц. Тесты на чтение-запись успешно проходит. Изменено 10 августа, 2022 пользователем repstosw Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться