[_pv 53]

Готово. 10-я нога - 1.3, 11-я - 0. Значит, TDO - это скорее всего 11-я нога, верно?

нет, как отметил Zig TDO обычно пребывает в третьем состоянии, и включается на выход только когда действительно данные выдвигает.

так что от TMS/TDI наверное не отличить.

но то что на 10 - половина питания, означает что она подтянута к земле тем же килоомом и это определённо TCK.

 

[kex 0]

нет, как отметил Zig TDO обычно пребывает в третьем состоянии, и включается на выход только когда действительно данные выдвигает.

так что от TMS/TDI наверное не отличить.

но то что на 10 - половина питания, означает что она подтянута к земле тем же килоомом и это определённо TCK.

Вы извините, что я такой тугой. Чувствую себя немного как слон в посудной лавке. Купил бумажную Цифровую схемотехнику Харрисов, думал, тихо-спокойно поковыряю квартус, разберусь потихоньку что к чему, а тут вон как. :)

В общем, осталось 3 конца распределить методом тыка, наверное, да?

UPD: хотя вот, судя по картинке ув. X736C, TDI, в отличие от TCK и TMS, к питанию не подтянут -> это не 7 (судя по дорожкам на карте, там 7 параллельно к 3-м резисторам ведет), т.е. либо 8, либо 9, либо 11. На 8 и на 9 есть напряжение -> TDI - это 11? Или я опять не то говорю?

Изменено 7 января, 2018 пользователем KeX

[_pv 53]

В общем, осталось 3 конца распределить методом тыка, наверное, да?

ХЗ что там китайцы за буфер поставили в бластере, и просто так наобум подключать два выхода друг на дружку к такой плате (пусть и купленной на ебэе в несколько раз дешевле) немного страшно.

 

раз известно где GND, TCK и VTRGT можно наверное теперь их подключить, и потом взять только TMS и попробовать поподключать только его на 7,8,9.

при этом смотреть что происходит на оставшихся ногах (плюс ещё непонятно что там за выход на 11, возможно nSTATUS для Passive serial режима).

при правильно подключенных TCK и TMS, при попытке пообщаться с плис из программатора квартуса, jtag рано или поздно в состояние SHIFT_IR или SHIFT_DR должен перейти (iosifk пусть поправит если я не прав), и тогда TDO перестанет быть в hiZ.

только вот смотреть это надо уже осциллографом.

 

TDI - это 11?

да, очень вероятно, только TDO, так как выход не подтянут.

на картинке у X736C jtag видимо ещё куда то подключен и цепь которая называется TDI подключена к TDO у плис.

 

[VCO 0]

Честно признаюсь - до сих пор туплю, почему так и не привязались к стандартному разъёму переходника и не идентифицировали контакты наверняка :laughing:

[_pv 53]

Честно признаюсь - до сих пор туплю, почему так и не привязались к стандартному разъёму переходника и не идентифицировали контакты наверняка :laughing:

 

видимо потому что его нет.

В природе существует оригинальный адаптер (и его изображение прикрепил), но его продавать отказались, выяснив, что карту я купил на ебее в 10 раз дешевле, чем она продается у них.

[kex 0]

да, очень вероятно, только TDO, так как выход не подтянут.

My bad, сейчас вынул карту, сфотографировал, чтобы четче было видно - подтянуты все контакты, кроме 10-го.

 

Адаптера оригинального, к сожалению, нет. И не продают, перестали даже на письма отвечать, как узнали, что карта куплена на ебее. И, кстати, продавец тоже исчез через пару дней, как я им написал с просьбой дать доступ к документации и продать адаптер, видимо, и его прижали. Капитализм в действии. :)

[_pv 53]

10й, согласно измерениям подтянут к земле где-то в другом месте, это TCK.

 

[kex 0]

10й, согласно измерениям подтянут к земле где-то в другом месте, это TCK.

Да, это удалось выяснить, спасибо вам огромное, без ваших подсказок я бы точно не справился. 4 из 7 посадили на место, осталось посадить 3, причем 11 (0 и при прямом измерении, и с нагрузкой) - скорее всего TDO.

[Zig 32]

TDO на разъёме может быть не HiZ только если на плате между цепочкой JTAG и разъёмом есть буфер.

Если это так - можно попробовать найти этот буфер на плате и по цоколевке перепроверить предположение.

[kex 0]

Попробовал сейчас запустить программер в квартусе (он все так же выдал unable to scan device chain), замерил напряжение на 7, 8, 9, 11, без изменений, 2.46, 2.46, 2.46 и 0 соответственно. Появилось только 1-2 сотых вольта на TCK (10).

А на сколько большой риск что-то подпалить, если наобум потыкать TDI, TDO, TMS?

 

TDO на разъёме может быть не HiZ только если на плате между цепочкой JTAG и разъёмом есть буфер.

Если это так - можно попробовать найти этот буфер на плате и по цоколевке перепроверить предположение.

А буфер, он же может идти в составе чипа? Того же Max2, например? Тогда же его и не найдешь никак.. Или это отдельная микросхема? Вот сама карта:

Изменено 8 января, 2018 пользователем KeX

[Zig 32]

Посмотрел внимательнее на фотографии плат и задался вопросом. Зачем нужны контрольные точки TP13-TP16?

Скорее всего для тестирования платы после монтажа на «ложе гвоздей» или с помощью «летающих щупов».

 

Для тестирования монтажа платы при помощи периферийного/граничного сканирования (boundary scan) нужны все те же TDO,TDI, TCK, TMS. Скорее всего именно они и выведены на TP13-TP16. Контакты разъема 7 - TP13, 8 - TP14, 9 - TP15, 10 - TP16.

 

Куда подключен контакт 11 - не знаю. Попробуйте поискать и для него контрольную точку.

 

Если считать что JTAG на TP13-TP16, то попробуйте сделать так:

Подключите TCK например к контакту 10 через последовательный резистор 100 Ом (на случай если мы попали на выход).

Запустите тест целостности JTAG или прочитайте идентификатор микросхемы (никогда не работал с Альтерой).

Проверьте осциллографом, что такты на выходе резистора во время теста есть такты. После этого резистор можно закоротить.

 

По очереди по подключайте TMS на контакты 7, 8, 9 через последовательный резистор 100 Ом, запуская тест целостности JTAG или читая идентификатор микросхемы. Проверяйте осциллографом, что TMS на выходе резистора есть и контролируйте остальные два сигнала. Если какой-нибудь из них "задергается" - это TDO. Оставшийся - TDI.

 

Предыдущий абзац основан на предположении, что для тестирования целостности JTAG или чтения идентификатора микросхемы TDI не нужен. Можно проверить этот метод на другой плате, с заведомо известной цоколевкой разъёма.

 

Если вариант с TCK на контакте 10 не прокатил, переключите его на следующий и повторите все снова.

[kex 0]

Посмотрел внимательнее на фотографии плат и задался вопросом. Зачем нужны контрольные точки TP13-TP16?

Скорее всего для тестирования платы после монтажа на «ложе гвоздей» или с помощью «летающих щупов».

 

Для тестирования монтажа платы при помощи периферийного/граничного сканирования (boundary scan) нужны все те же TDO,TDI, TCK, TMS. Скорее всего именно они и выведены на TP13-TP16. Контакты разъема 7 - TP13, 8 - TP14, 9 - TP15, 10 - TP16.

 

Куда подключен контакт 11 - не знаю. Попробуйте поискать и для него контрольную точку.

 

Если считать что JTAG на TP13-TP16, то попробуйте сделать так:

Подключите TCK например к контакту 10 через последовательный резистор 100 Ом (на случай если мы попали на выход).

Запустите тест целостности JTAG или прочитайте идентификатор микросхемы (никогда не работал с Альтерой).

Проверьте осциллографом, что такты на выходе резистора во время теста есть такты. После этого резистор можно закоротить.

 

По очереди по подключайте TMS на контакты 7, 8, 9 через последовательный резистор 100 Ом, запуская тест целостности JTAG или читая идентификатор микросхемы. Проверяйте осциллографом, что TMS на выходе резистора есть и контролируйте остальные два сигнала. Если какой-нибудь из них "задергается" - это TDO. Оставшийся - TDI.

 

Предыдущий абзац основан на предположении, что для тестирования целостности JTAG или чтения идентификатора микросхемы TDI не нужен. Можно проверить этот метод на другой плате, с заведомо известной цоколевкой разъёма.

 

Если вариант с TCK на контакте 10 не прокатил, переключите его на следующий и повторите все снова.

Благодарю вас за алгоритм. По контрольным точкам точно такие же мысли, иначе какой в них смысл. Буду пробовать.

Осцилографом не богат, попробую тоже на али заказать любительский DSO150, наверное.

[Inanity 1]

Да, конечно, для начинающего это очень круто. Вам бы DE0-nano на Cyclone IV или DE0-nano-SoC на Cyclone V.

 

По существу:

 

1. Сомневаюсь, что вы что-то спалите, если будете наобум перебирать комбинации TDI, TDO, TMS. В крайнем случае, чтобы не перегрузить буферы, можно поставить последовательно резисторы, например в 22 ома. Но можно копнуть глубже...

 

2. Плата при работе с PCIe должна успевать загружать свою конфигурацию за 100ms. Единственный способ успеть это сделать, это параллельная конфигурация через FPP (Fast Passive Parallel)

Т.е. Stratix не сам тянет свою конфигурацию из флешки, а в данном случае MAXII читает флешки и льёт эти данные в Stratix по параллельной шине. Уверен в этом на 99%.

С JTAG разработчики могли поступить по-всякому. Если они не наркоманы, то скорее всего MAXII c Stratix V сидят последовательно на JTAG цепочке. Но меня смущает большое количество пинов в FPC коннекторе. Может ли быть так, что оба JTAG независимо заведены на разъём, а внешняя плата позволяет либо объединить обе микросхемы в цепочку, либо работать с ними по отдельности?

 

3. JTAG от MAXII скорее всего выходит через сквозные переходные отверстия. Зная расположение выводов JTAG на MAXII, можно попробовать угадать к какому переходному отверстию подходит вывод и прозвонить его с выводами FPC коннектора. Тоже самое можно проделать для Stratix V. TCK и TMS идут параллельно на обе ПЛИСы, а TDO с TDI сложнее, либо цепочка, либо как я выше писал.

Изменено 8 января, 2018 пользователем Inanity

[iosifk 3]

3. JTAG от MAXII скорее всего выходит через сквозные переходные отверстия. Зная расположение выводов JTAG на MAXII, можно попробовать угадать к какому переходному отверстию подходит вывод и прозвонить его с выводами FPC коннектора. Тоже самое можно проделать для Stratix V. TCK и TMS идут параллельно на обе ПЛИСы, а TDO с TDI сложнее, либо цепочка, либо как я выше писал.

Да и эти выводы обычно где-то в углу и с краю, так что их удобно искать...

[kex 0]

Да, конечно, для начинающего это очень круто. Вам бы DE0-nano на Cyclone IV или DE0-nano-SoC на Cyclone V.

 

По существу:

 

1. Сомневаюсь, что вы что-то спалите, если будете наобум перебирать комбинации TDI, TDO, TMS. В крайнем случае, чтобы не перегрузить буферы, можно поставить последовательно резисторы, например в 22 ома. Но можно копнуть глубже...

 

2. Плата при работе с PCIe должна успевать загружать свою конфигурацию за 100ms. Единственный способ успеть это сделать, это параллельная конфигурация через FPP (Fast Passive Parallel)

Т.е. Stratix не сам тянет свою конфигурацию из флешки, а в данном случае MAXII читает флешки и льёт эти данные в Stratix по параллельной шине. Уверен в этом на 99%.

С JTAG разработчики могли поступить по-всякому. Если они не наркоманы, то скорее всего MAXII c Stratix V сидят последовательно на JTAG цепочке. Но меня смущает большое количество пинов в FPC коннекторе. Может ли быть так, что оба JTAG независимо заведены на разъём, а внешняя плата позволяет либо объединить обе микросхемы в цепочку, либо работать с ними по отдельности?

 

3. JTAG от MAXII скорее всего выходит через сквозные переходные отверстия. Зная расположение выводов JTAG на MAXII, можно попробовать угадать к какому переходному отверстию подходит вывод и прозвонить его с выводами FPC коннектора. Тоже самое можно проделать для Stratix V. TCK и TMS идут параллельно на обе ПЛИСы, а TDO с TDI сложнее, либо цепочка, либо как я выше писал.

 

Да и эти выводы обычно где-то в углу и с краю, так что их удобно искать...

Спасибо вам за мысли!

 

Из той информации, что мне удалось найти, здесь стандартная цепочка Макс2->Стратикс, как вы и описали, а остальные пины - это serial, и reserved, но судя по такой, на мой взгляд, неадекватной реакции на мою просьбу дать хотя бы какие-то даташиты, или продать адаптер, наркоманы они и есть. :)

 

Попробовал по вашим советам сейчас потыкаться по напаянным конденсаторам/резисторам/TP по периметру Макса2 сзади, но что-то нигде прямого контакта ни с одним контактом, кроме земли, не нашел. В пустые дырки там не залезешь - залиты лаком, и все такое крохотное, что если ковырять, боюсь, оторву что-нибудь.

 

Зайду завтра в Чип-и-Дип, куплю тогда 22-омных резистора, напаяю на провода, и буду перебирать, там комбинаций-то не так много, а осцилографа ждать недели 2-3 точно.