[DSIoffe 5]

Здравствуйте все!

Скажите, пожалуйста, кто знает: есть ли возможность ввести в Tanner часть схемы на языке описания аппаратуры? Если есть, то на каком: VHDL, Verilog? И в какое место сунуться, чтобы начать?

Заранее признателен.

[zzzzzzzz 0]

Здравствуйте все!

Скажите, пожалуйста, кто знает: есть ли возможность ввести в Tanner часть схемы на языке описания аппаратуры? Если есть, то на каком: VHDL, Verilog? И в какое место сунуться, чтобы начать?

Заранее признателен.

Можно. Структурный верилог.

File/import/verilog

Но, должна быть библиотека ячеек, на основе которой этот вериложный проект синтезирован.

Своего синтезатора у Таннера нет. Можно воспользоваться, например, Леонардо Спектрум.

 

Вроде, в примерах у Таннера что-то есть, можно потренироваться. Они устанавливаются при первом запуске любой проги пакета, но можно и самому найти сетап в дистрибе.

 

Сам именно по такому пути не ходил. Сразу edn в SPR пихал. Зачем нужна гигантская нечитаемая схема электрическая?

[DSIoffe 5]

Спасибо.

Сам я в Tanner не работаю и слов таких не знаю, к сожалению: edn, SPR. Я хотел вот чего.

Есть группа людей, с которыми я контачу по работе. Они рисуют цифровые узлы, например, счётчики, снизу вверх. Есть транзисторы, они из них набирают триггеры, из триггеров - счётчики, при этом держат в голове, как должен работать каждый триггер счётчика, и вручную рисуют ему управляющие цепи. Как-то они просили меня помочь нарисовать цифровую часть, но я не знаю, с какой стороны подойти.

Я хотел написать код счётчика и прочей цифровой части, скажем, на VHDL, и передать им, а они бы как-то подсунули этот код Tanner-у. Не получится?

И что такое структурный Verilog? Я не смог найти такого словосочетания.

Заранее признателен.

[yes 8]

И что такое структурный Verilog? Я не смог найти такого словосочетания.

 

структурный, это когда описывается не поведение, а структура из элементов (то есть не подойдет :))

 

счетчик это не

cnt<=cnt+1;

 

а что-то типа

OA1 \accum.phase_ret_1_RNO (

.Y(I2_un5_CO1_reti),

.A(I1_un5_CO1_reti),

.B(ADD_32x32_slow_I1_CO1_0_reti),

.C(phase_RNIV9I01[2])

);

// @12:180

DFN1 \accum.phase_ret_Z (

.Q(I1_un5_CO1),

.CLK(CLK_I_c),

.D(I1_un5_CO1_reti)

);

// @12:180

DFN1 \accum.code_nco_freq_ret_1_Z (

.Q(ADD_32x32_slow_I1_CO1_0),

.CLK(CLK_I_c),

.D(ADD_32x32_slow_I1_CO1_0_reti)

);

// @12:180

DFN1 \phase_Z[2] (

.Q(code_phase_out[2]),

.CLK(CLK_I_c),

.D(phase_RNIV9I01[2])

 

:)))))))))

 

можно посмотреть на сгенеренных нетлистах, например, для симуляции

 

[DSIoffe 5]

структурный, это когда описывается не поведение, а структура из элементов (то есть не подойдет :))

...

можно посмотреть на сгенеренных нетлистах, например, для симуляции

Нда.

Такое можно получить из описания поведения и подсунуть Tanner-у?

[Shivers 0]

Есть три варианта получения нетлиста:

1. написать RTL (описание поведения) на VHDL/Verilog, а затем синтезировать в отдельном сапр - об этом писал zzzzzzzz.

2. второй по извратности вариант - сразу ввести схему в текстовом редакторе (формат - структурный верилог, он же - нетлист), как в посте yes.

3. самый хардкор - есть умельцы, которые используют ORCAD старых версий: рисуют схему в графическом редакторе печатных плат с использованием элементов библиотеки, а потом используют опцию - выписать нетлист.

Во всех трех случаях необходимо сначала раздобыть библиотеку элементов, о чем и написал zzzzzzzz.

[DSIoffe 5]

Есть три варианта получения нетлиста:

1. написать RTL (описание поведения) на VHDL/Verilog, а затем синтезировать в отдельном сапр - об этом писал zzzzzzzz.

...

Во всех трех случаях необходимо сначала раздобыть библиотеку элементов, о чем и написал zzzzzzzz.

Ага, спасибо, уже понятнее.

А какой САПР это сможет?

Что должно быть в библиотеке? Целые триггеры и логика?

[Shivers 0]

САПРов синтеза не так много. Есть у Synopsys (Design Compiler), есть у Cadence (Genus / RC), у Ментора - Oasys. Их лицензии исчисляются десятками-сотнями тысяч баксов в год (ломаные есть и в местных закромах). Бесплатные/фриварные синтезаторы тоже вроде бы есть - ищите темы по бесплатным тулам. Есть еще бесплатный синтезатор для математиков Espresso, который минимизирует функции без учета логического базиса, но его будет тяжело приспособить для проектирования схем.

 

Библиотека предоставляется фабрикой (завод, где Вы собрались микросхему выпускать), и поставляется комплектом из всевозможных форматов (поведенческое описание, спайс-нетлист, геометрия, топология и т.д.). Библиотека содержит все что нужно для проектирования: логику, триггеры, иногда защелки, клок-гейты, диоды и т.д. И в большинстве случаев, она тоже стоит денег.

[zzzzzzzz 0]

Спасибо.

Сам я в Tanner не работаю и слов таких не знаю, к сожалению: edn, SPR. Я хотел вот чего.

Есть группа людей, с которыми я контачу по работе. Они рисуют цифровые узлы, например, счётчики, снизу вверх. Есть транзисторы, они из них набирают триггеры, из триггеров - счётчики, при этом держат в голове, как должен работать каждый триггер счётчика, и вручную рисуют ему управляющие цепи. Как-то они просили меня помочь нарисовать цифровую часть, но я не знаю, с какой стороны подойти.

Я хотел написать код счётчика и прочей цифровой части, скажем, на VHDL, и передать им, а они бы как-то подсунули этот код Tanner-у. Не получится?

И что такое структурный Verilog? Я не смог найти такого словосочетания.

Заранее признателен.

Не заморачивайтесь. Пишите поведенческий VHDL, отлаживайте его и отдавайте этим людям.

Всё, что нужно, они сами смогут с ним сделать. Хороший поведенческий код - это самое лучшее решение.