syoma 1 29 июля, 2016 Опубликовано 29 июля, 2016 · Жалоба syoma, в теории можно, на практике всё равно придётся сталкиваться с верилогом, констрейнами и не работающем в железе проекте, который симулируется на ура. Про констрейны знаю, про верилог не знаю, неработающие в железе проекты c DSP-шным векторным управлением и PCIe на Virtex-6 после симуляции в Симулинке не видел. Что я делаю не так? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
backend 0 29 июля, 2016 Опубликовано 29 июля, 2016 (изменено) · Жалоба на практике всё равно придётся сталкиваться с верилогом, констрейнами и не работающем в железе проекте, который симулируется на ура. неработающие в железе проекты c DSP-шным векторным управлением и PCIe на Virtex-6 после симуляции в Симулинке не видел. Что я делаю не так? На практике не сталкивался с проектами, которые работают в симуляторе и не работают в железе. В подавляющее большинстве случаев баги вылавливается на стадии моделирования с учетом реальных задержек, нареканий к софту не имею. Исключение составляют случаи, когда: 1. Моделироване невозможно по объективным причинам. 2. Создание удовлетворительного тестбенча является слишком затратным, долгим, сложным. 3. При заливке в железо выявились особенности работы аналоговой части, которые не были (или не могли быть) учтены при симуляции. Изменено 29 июля, 2016 пользователем BackEnd Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
