[QASU 0]

Работаю в Xilinx ISE 13.3 Schematic Spartan-6.Ввожу временные ограничения на IN/OUT сигнал "DAT0". В UCF файле:

 

NET "OSC" TNM_NET = OSC;

TIMESPEC TS_OSC = PERIOD "OSC" 100 ns HIGH 50%;

NET "DAT0" OFFSET = IN 30 ns VALID 80 ns BEFORE "OSC" RISING;

NET "DAT0" OFFSET = OUT 25 ns AFTER "OSC" RISING;

Ограничение OFFSET = IN игнорируется.

В отчёте :

Timing constraint: COMP "DAT0" OFFSET = OUT 25 ns AFTER COMP "OSC" "RISING";

1 path analyzed, 1 endpoint analyzed, 0 failing endpoints

0 timing errors detected.

Minimum allowable offset is 11.022ns.

 

Timing constraint: COMP "DAT0" OFFSET = IN 30 ns VALID 80 ns BEFORE COMP "OSC" "RISING";

0 paths analyzed, 0 endpoints analyzed, 0 failing endpoints

0 timing errors detected.

 

В чём ошибка .Как правильно ввести OFFSET = IN ограничение для I/O сигнала.

Спасибо.

 

[kivl 0]

А куда поступает DAT0 в качестве входного сигнала? Там синхронные элементы есть?

 

Изменено 22 мая, 2016 пользователем kivl

[QASU 0]

Спасибо за подсказку.Как оказалось на искомом пути стоял триггер с обратным клоком и ISE не находил пути для OFFSET=IN.

Поменял на триггер с прямым клоком всё пошло.Пути должны заканчиваться элементами с прямым клоком ?

 

[Timmy 1]

Спасибо за подсказку.Как оказалось на искомом пути стоял триггер с обратным клоком и ISE не находил пути для OFFSET=IN.

Поменял на триггер с прямым клоком всё пошло.Пути должны заканчиваться элементами с прямым клоком ?

Не обязательно, для обратного клока нужно заменить соответствующий RISING на FALLING.