Перейти к содержанию
    

Xilinx ISE 14.4

Всем добрый день! Не пойму прикола, у меня после синтеза в модулях RTL Schematic имеются сигналы, которые я выкинул из кода или закомментировал. Глюк среды?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Всем добрый день! Не пойму прикола, у меня после синтеза в модулях RTL Schematic имеются сигналы, которые я выкинул из кода или закомментировал. Глюк среды?

 

Сделайте Project > Cleanup Project Files....

Вообще не должно быть

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Всем добрый день! Не пойму прикола, у меня после синтеза в модулях RTL Schematic имеются сигналы, которые я выкинул из кода или закомментировал. Глюк среды?

Да. И прикол не единственный. Это вы еще не строили прошивку для еепром.

Игрались с перестановкой времени?

Используйте операцию "Clean" и потом опять компилируйте.

Ну и самое очевидное - убедитесь, что компилируется именно тот файл, что подвергся изменению. А то всяко бывает...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Создал новый проект, закинул модули из старого, все встало на свои места.

 

Сделайте Project > Cleanup Project Files....

Вообще не должно быть

 

Используйте операцию "Clean" и потом опять компилируйте.

 

Спасибо помогло!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...