doom13 0 21 декабря, 2015 Опубликовано 21 декабря, 2015 · Жалоба Ни у кого еще не появилось полной версии pg195-pcie-dma.pdf? Присоединяюсь к вопросу. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jojo 0 21 декабря, 2015 Опубликовано 21 декабря, 2015 · Жалоба Я не стал получать этот документ из-за организационной корявости нашей фирмы. Но получить документ можно через белого дилера Xilinx на вашей территории, с которым вы работаете. Заполняется регистрационная форма. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fguy 5 22 декабря, 2015 Опубликовано 22 декабря, 2015 (изменено) · Жалоба SDSoC - 2015.4 Full Product Installation Обновление на виваду 2015.4.1 скачалось, а новый SDSoC никак не дается - ни веб ни полный - у всех так? Упс - разобрался - похоже оперу стошнило, а через эксплорер качает нормально. Изменено 22 декабря, 2015 пользователем fguy Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flood 13 23 декабря, 2015 Опубликовано 23 декабря, 2015 · Жалоба Я не стал получать этот документ из-за организационной корявости нашей фирмы. Но получить документ можно через белого дилера Xilinx на вашей территории, с которым вы работаете. Заполняется регистрационная форма. Дилер потребовал предоставить информацию по проекту и заключить NDA. Мелковат повод для NDA, по-моему. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
mao_eru 0 27 января, 2016 Опубликовано 27 января, 2016 · Жалоба Кто-нибудь может выложить Xilinx_Vivado_SDK_Lin_2015.4_1118_2.tar.gz (без лицензии, просто архив с сайта Xilinx) на нормальный ресурс? С их сайта скорость скачивания 200-400кБ/сек - это аж 8 часов качать. Было здесь: http://www.csit-sun.pub.ro/ise/ Скорость в евро-вечернее врамя ~ 1. Мбайт/c. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Koluchiy 0 28 января, 2016 Опубликовано 28 января, 2016 · Жалоба Не появилось возможности менять размер шрифта менюшек/репортов и прочих надписей, отличных от текстового редактора? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flood 13 14 апреля, 2016 Опубликовано 14 апреля, 2016 · Жалоба Ни у кого еще не появилось полной версии pg195-pcie-dma.pdf? Отвечу сам себе: с появлением версии 2016.1 мануал на XDMA перестал быть секретным и лежит на сайте в общем доступе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
doom13 0 21 июня, 2016 Опубликовано 21 июня, 2016 · Жалоба Вопрос. В Vivado (2015.4) в настройках проекта стоит опция Target Language: Verilog, исходники для всех ядер Vivado генерирует на VHDL. Возможно ли как-то это изменить? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 28 21 июня, 2016 Опубликовано 21 июня, 2016 · Жалоба Приветствую! Вопрос. В Vivado (2015.4) в настройках проекта стоит опция Target Language: Verilog, исходники для всех ядер Vivado генерирует на VHDL. Возможно ли как-то это изменить? Конечно - переписать корки на verilog. Если корка по рождению VHDL то максимум получите враппер на verilog и все. Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
doom13 0 21 июня, 2016 Опубликовано 21 июня, 2016 · Жалоба Конечно - переписать корки на verilog. Если корка по рождению VHDL то максимум получите враппер на verilog и все. Ясно. Наверное Альтера больше любит верилог и мой выбор совпадал с языком исходников ядра. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 28 21 июня, 2016 Опубликовано 21 июня, 2016 · Жалоба Приветствую! Ясно. Наверное Альтера больше любит верилог и мой выбор совпадал с языком исходников ядра. Не - это наследие тяжелого детства Xilinx - у них изначально почти все корки были VHDL. которые конфигурировались или генерировались корегеном через жо... javu :) Причем иногда с весьма забавными трюками например в корке генерации block_ram в VHDL package была функция которая генерировала распределение запрошенного размера памяти на BRAMы так вот эта функция исполнялась только в компиляторе ISE и ни как по другому. Тоесть при компиляции этого исходника VHDL вызывалась dll с параметрами из исходника!. и результат работы dll попадал опять в исходник VHDL 8-() Сейчас наблюдается медленная миграция на verilog Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться