gosha-z 2 7 июля, 2020 Опубликовано 7 июля, 2020 · Жалоба Т.е. разница в 400 евро между XC7Z020-1CLG484 и XCZU3CG-1SFVC784 губительная для всего проекта даже несмотря на увеличение максимального объема памяти и превращения datapath из 64/32 в 128/64? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 7 июля, 2020 Опубликовано 7 июля, 2020 · Жалоба Приветствую! 7 hours ago, vitzap said: Вопрос в том, какой скорости можно таким образом достичь. В сообщении выше фигурировало значение 11 Мбит/с. Если более высокой скорости (хотя бы 100 Мбит/с) достичь нельзя, то эта затея не имеет смысла. А как вы себе представляете такое достижение при программном доступе ? Где то на сайте Xilinx вроде видел appnote касаемо latency доступа через M_AXI_GP*, там цифры были ~40-80 ns. Что дает грубую оценку скорости ~20-40 MB/s. Это соответствует цифрам в этой доке, где приводят скорость программного доступа <25 MB/s. Хотя это и выше чем требуемые вам 12.5 MB (100 MBit/s) Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Гость vitzap 8 июля, 2020 Опубликовано 8 июля, 2020 · Жалоба Спасибо за документ, я его еще не видел. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться