[warrior-2001 0]

И в какую нынче цену такое ядро?

 

Не знаю, говорю же - написал сам. Вариантов "купить" платное ядро много. ;)

[Алексей_1990 0]

Если хотите использовать вход трансивера, то тут altlvds_rx прицепить не получится. Мне кажется, что должен быть способ настроить Custom PHY для Вашего случая. Сами заложили в своём устройстве соединение между FPGA через трансиверы в режиме half duplex и предполагал использовать Custom PHY (по документации всё должно работать, но железа пока ещё нет, а так проект скомпилился, не помню, правда, какие настройки для шины данных там задавал). На inclock заводится либо frame clock либо bit clock (можно оба, но это избыточно), если только один АЦП на плате, то разницы нет, если несколько и надо будет их все синхронизировать - тогда bit clock. Заводится на ногу, которую можно забросить на PLL.

 

У нас DDS с этим интерфейсом используется, но запускал его коллега.

День добрый) с наступившими праздниками. Хотел поинтересоваться больше не ковырялись с custom PHY?

[doom13 0]

День добрый) с наступившими праздниками. Хотел поинтересоваться больше не ковырялись с custom PHY?

Пока нет.

[Bad0512 2]

То есть передающее устройство помимо стартовых и стоповых битов передаёт сначала какую-то постоянную последовательность? Есть смысл залезть в datasheet сериалайзера за этой последовательностью?

Там чуть посложнее, чем в UART. Нет никаких стартовых и стоповых бит, по линии всегда что-то летит. Это либо данные либо синхропоследовательности, закодированные с помощью 10B8B или более современных кодов.

Кодирование необходимо для реализации как минимум двух важных задач : 1 - сделать вероятность появления низкого и высокого уровней одинаковой чтобы избавиться от необходимости передавать постоянную составляющую 2 - избавиться от длинных последовательностей нулей и единиц чтобы приёмная CDR PLL(Clock and Data Recovery Phase Locked Loop) не сбивалась. За счёт кодирования эффективная скорость передачи данных увеличивается (в случае 8B10B на 25 процентов). В общем, с виду система сложноватая, но на деле очень хорошо изученная и очень часто используемая (SATA - PCI Express - Fiber Ethernet и так далее).

 

[Алексей_1990 0]

Там чуть посложнее, чем в UART. Нет никаких стартовых и стоповых бит, по линии всегда что-то летит. Это либо данные либо синхропоследовательности, закодированные с помощью 10B8B или более современных кодов.

Кодирование необходимо для реализации как минимум двух важных задач : 1 - сделать вероятность появления низкого и высокого уровней одинаковой чтобы избавиться от необходимости передавать постоянную составляющую 2 - избавиться от длинных последовательностей нулей и единиц чтобы приёмная CDR PLL(Clock and Data Recovery Phase Locked Loop) не сбивалась. За счёт кодирования эффективная скорость передачи данных увеличивается (в случае 8B10B на 25 процентов). В общем, с виду система сложноватая, но на деле очень хорошо изученная и очень часто используемая (SATA - PCI Express - Fiber Ethernet и так далее).

То есть не исключён тот вариант, что с моего сериалайзера данные выходят закодированными?

[1891ВМ12Я 0]

On 12/24/2015 at 8:26 AM, warrior-2001 said:

jesd204b - это готовый стандарт. Использую его в AD9656. Написал сам. Если бы была ПЛИС 5 серии - поставил бы ядро альтеровское.

Скажите пожалуйста, Вы использовали трансиверы? Использовали функцию CDR?

[warrior-2001 0]

1 час назад, AVR сказал:

Скажите пожалуйста, Вы использовали трансиверы? Использовали функцию CDR?

Трансиверы - конечно использовал. У меня поток был 4 Gbps. CDR - использовал, но можно и без него, если опора есть на входе ПЛИС правильная.