[mantech 35]

С allwinner не работал.

 

Вот честно не понимаю людей, нафига ломать мозги об недокументированные чипы? Ну выйдет на 5-10 процентов дешевле ваша железка, и что? Вы ж не в стопятьсотраз повторяете китайский планшет или медиаприставку, а делаете довольно недешевое оборудование, раз уж необходим мощный проц, поэтому какой смысл тут экономить??

К тому же, какой EOL у этих рокчипов и виннеров?? Когда в первый раз "увлекся" данными чипами, года 2 назад, в тренде были А10 и А13, интересно, они еще выпускаются или уже "канули в лету"? ;)

Изменено 25 сентября, 2015 пользователем mantech

[jcxz 187]

Тогда примите на веру, что документации все-таки нет. Я тогже не работал с ним.

В топку тогда его :laughing:

[nonlinear 0]

Вообще-то я интересовался, что конкретно вы изучили и что в результате сделали.

Утомляют знаете ли эти анонимные специалисты, которые все могут, но не имеют ничего показать.

 

А пока даже упомянутая вами последовательность изучения вызывает вопросы.

Если MMU отложили на конец, то значит все время до этого неправильно инициализировали DMA и работали не на максимальной производительности.

Так зачем вообще тогда выбрали производительную архитектуру. Все то же можно было сделать и на Arduino.

 

Вопрос не в религии, а в репутации. Вы ж понимаете.

 

Под последовательностью подпишусь.

 

http://eastar.ru/products/hardware/uhp-200/

 

TI AM3352 (Cortex-8)

Собственный загрузчик.

Собственная сетевая ось.

 

 

По теме топика.

Cortex-9 сам поддерживает когерентность кешей при DMA.

Не хватает на восьмом этой фичи. Седьмой это умеет?

[GenaSPB 11]

Cortex-9 сам поддерживает когерентность кешей при DMA.

Не стоит обобщать... Пример из моей вселенной:

Renesas R7S721020 (RZ1AL):

This product incorporates the ARM single-core Cortex-A9 MPCore, where the IP version is r3p0.

Когерентность ручками, через CP15... Может быть, Вы не включили Data Cache? И write back режим?

Или скажите тогда, КАК ЭТО СДЕЛАТЬ! Очень не хватает...

Изменено 29 сентября, 2015 пользователем Genadi Zawidowski

[nonlinear 0]

Не стоит обобщать... Пример из моей вселенной:

Renesas R7S721020 (RZ1AL):

 

Когерентность ручками, через CP15... Может быть, Вы не включили Data Cache? И write back режим?

Или скажите тогда, КАК ЭТО СДЕЛАТЬ! Очень не хватает...

 

C Cortex-9 не работал, только с 8. Приведу первоисточник.

 

http://infocenter.arm.com/help/index.jsp?t...228a/index.html

I/O coherent systems (e.g. Cortex-A9 with ACP) implement a hardware mechanism

where accesses to shared DMA memory regions are routed to the cache controller

which will invalidate (for DMA reads) or cleans (for DMA writes) the relevant cache

lines.

 

Пока просто держим DMA данные в некешируемых областях и планируем перейти на

принцип flush/invalidation через CP15.

 

.