[maxics 0]

Имею АЦП LTC2195 (2 канала 16 бит 125 МГц), которую необходимо подключить к ПЛИС. На плате, которую развожу 3 сигнальных слоя. Раскладка следующая:

TOP (сигнальный 1)

GND

PWR1

SIG (сигнальный 2)

GND

PWR2

GND

PWR3

GND

BOT (сигнальный 3)

Вопрос: По какому слою (TOP или SIG) лучше разводить сигналы и такт от АЦП к ПЛИС?

[krux 8]

во-первых, на мой взгляд, очень странная структура слоев. вам, похоже, и 6 слоев хватило бы, если стараться, ну или 8 если делать "на расслабоне".

во-вторых, сейчас вопрос поставлен не корректно, поскольку нам тут со стороны непонятно, насколько длинные цепи от ПЛИС до АЦП будут иметь место быть. При макс длине в 2-3 см - да, всё равно.

в-третьих, для ответа "в лоб", необходимо знать, насколько сильно полигоны в PWR1 будут шуметь на ваши сигнальные цепи, если они будут находится в SIG.

в-четвертых, для полной картины, необходимо знать где и какое согласование.

последовательное-параллельное-на приемнике-на передатчике.

 

ну и понятное дело, лучше покажите чего у вас там сейчас.

[McSava 0]

В даташите на микросхему показан вариант с проведением цифровых сигналов на слое TOP.

Но в реальных проектах не всегда есть возможность провести к ПЛИС всё на верхнем слое. Приходится уходить на внутренние слои.

Работают оба варианта. В том числе приходилось спускать на другую плату через разъём, суммарная длина была около 200 мм на обеих платах.

Главное, не разбивайте дифф. пару на разные слои.

[ilya_blazer 0]

Нужно еще принимать во внимание влияние шины на входные аналоговые сигналы.

Если расстояние от ацп до плис получается большим, то имеет смысл либо вести на BOT, либо убрать сигналы между полигонами внутри платы.