Krys 2 19 июня, 2015 Опубликовано 19 июня, 2015 · Жалоба а где там про синхронизатор? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jks 0 19 июня, 2015 Опубликовано 19 июня, 2015 · Жалоба Потому что триггеры тогда борются с метастабильностью, когда они включены в цепочку в количестве более одного. В SRL (как и в памяти вообще) цепочки из триггеров нет - грубо говоря он там один. Точнее их много, но включены они параллельно, а не последовательно :rolleyes: SRL16 и ее аналоги это память с генераторами адреса, бороться с метастабильностью не может. ISE/Vivado/Quartus обожают их пихать по поводу и без. Простой способ борьбы добавление асинхронного сброса (и то не всегда, симплифай умеет обоходить это) или атрибуты синтеза Там написано про сдвиговый регистр. т.е. если есть сдвиговый регистр, то есть и синхронизатор. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Krys 2 22 июня, 2015 Опубликовано 22 июня, 2015 · Жалоба дак а вдруг этот сдвиговый регистр сделан в виде имитации по принципам FIFO на памяти? )) Там же картинка может показывать образно: мол, логически - по цепочке, а физически - как FIFO на памяти )) Я просто не вчитывался, только картинки глянул. Может и неправ. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
xvr 12 22 июня, 2015 Опубликовано 22 июня, 2015 · Жалоба http://www.xilinx.com/support/answers/58652.html Цитата оттуда - The SRL16 is not a chain of registers, so it does not resolve metastability when it occurs. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Krys 2 23 июня, 2015 Опубликовано 23 июня, 2015 · Жалоба Спасибо! А я вот что там же нашёл на форуме: http://forums.xilinx.com/t5/Implementation...ght/true/page/2 и из этой темы такая ссылка: https://groups.google.com/forum/#!topic...pga/5xSMNecxMDI Тут конечно никто авторитетно ничего не заявляет. Точнее заявляет, но авторитетность проверить нельзя. Говорят то же самое, что SRL-ки не годятся для синхронизаторов. Короче, общий вывод такой, что в SRL-ках не полноценные триггеры. В частности, это подтверждается картинками 1 и 4 из этого документа: Patent Number: 5,889,413, Date of Patent: *Mar. 30, 1999. Там видно, что память реализована хитрым образом, как 2 инвертора. Т.е. видно, что это не триггер. Хотя, конечно, не факт, что в плисинах именно такая схема. С другой стороны, кому не критична длительность задержки при синхронизации, но хочется сэкономить ресурсы, можно поставить SRL на 32 такта. Уж за 32 такта что-то уже должно устаканиться, а потребление ресурсов будет минимальным. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться