Anafema 0 15 мая, 2015 Опубликовано 15 мая, 2015 · Жалоба Здравствуйте! Я занимаюсь разработкой HDL-описаний для электроники по всяким разным ИСО и МЭКам. При этом для разработки стоящих в паралель процессоров, которые выполняют аналогичные алгоритмы, используется САПР ESTEREL. В нем можно строить довольно удобные интерфейсы для тестирования построенных программ. Недавно выяснилось, что в нем есть отдельный тул, который позволяет генерировать код на VHDL, но каких-либо вменяемых примеров соответствия нет. При том что САПР куплен легально у меня нет возможности проконсультироваться у службы поддержки. Сейчас для сравнения алгоритмов, приведения в соответствие приходится очень много колдовать, часто возникают нюансы, которые на первый взгляд незаметно. Вопрос такой, может кто-нибудь пользовался этим генератором? Как с соотвествием между выполнением функций? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuriger 3 18 мая, 2015 Опубликовано 18 мая, 2015 · Жалоба При этом для разработки стоящих в паралель процессоров, которые выполняют аналогичные алгоритмы, используется САПР ESTEREL. В нем можно строить довольно удобные интерфейсы для тестирования построенных программ. Недавно выяснилось, что в нем есть отдельный тул, который позволяет генерировать код на VHDL, но каких-либо вменяемых примеров соответствия нет. По моим данным в SCADE фирмы Esterel никогда не было кодогенератора VHDL, только C и Ada. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Anafema 0 19 мая, 2015 Опубликовано 19 мая, 2015 · Жалоба По моим данным в SCADE фирмы Esterel никогда не было кодогенератора VHDL, только C и Ada. Встроенной функции нет, есть дополнительный пакет. Это точно. http://www.eeherald.com/section/news/nw10000761.html вот, например. Вообще много инфрмации про их синхронный язык и как его туда обратно из HDL и обратно трансформируют. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuriger 3 20 мая, 2015 Опубликовано 20 мая, 2015 · Жалоба Встроенной функции нет, есть дополнительный пакет. Это точно. Позвольте не согласиться. SCADE имеет возможность моделировать (обмениваться моделями) совместно с другими системами через Functional Mock-up Interface (FMI). Вы можете работать совместно с моделями Simplorer от ANSYS, Open source Modelica, проверить реальные сигналы через NI VeriStand supports FMI through the use of the FMI add-on for NI VeriStand from Dofware. Может сложиться так, что Вам придется переползти на SystemC. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Anafema 0 21 мая, 2015 Опубликовано 21 мая, 2015 · Жалоба Позвольте не согласиться. SCADE имеет возможность моделировать (обмениваться моделями) совместно с другими системами через Functional Mock-up Interface (FMI). Вы можете работать совместно с моделями Simplorer от ANSYS, Open source Modelica, проверить реальные сигналы через NI VeriStand supports FMI through the use of the FMI add-on for NI VeriStand from Dofware. Может сложиться так, что Вам придется переползти на SystemC. Пока непонятно, чем это противоречит тому, что есть кодогенератор, как дополнительный пакет. То что можно проверять через VeriStand я уже почитала. А что вы предлагаете мне на SystemC делать? HDL из него генерировать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuriger 3 21 мая, 2015 Опубликовано 21 мая, 2015 · Жалоба Пока непонятно, чем это противоречит тому, что есть кодогенератор, как дополнительный пакет. Фирма Esterel для своего SCADE не выпускает дополнительных пакетов с поддержкой VHDL, Verilog и т.п. Как и ANSYS. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Anafema 0 22 мая, 2015 Опубликовано 22 мая, 2015 · Жалоба Фирма Esterel для своего SCADE не выпускает дополнительных пакетов с поддержкой VHDL, Verilog и т.п. Как и ANSYS. Может я совсем сошла с ума, на сайте у самого Esterel действительно не нашла, но DASC или Synopsys. Что же на самом деле? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuriger 3 22 мая, 2015 Опубликовано 22 мая, 2015 · Жалоба Может я совсем сошла с ума, на сайте у самого Esterel действительно не нашла, но ...Что же на самом деле? Прямая речь производителя: we have sold Esterel EDA Technologies together with Esterel Studio long back ago. Therefore we don't market it anymore, I don't think the product exists anymore. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
imperman 0 22 мая, 2015 Опубликовано 22 мая, 2015 · Жалоба Здравствуйте! Я занимаюсь разработкой HDL-описаний для электроники по всяким разным ИСО и МЭКам. При этом для разработки стоящих в паралель процессоров, которые выполняют аналогичные алгоритмы, используется САПР ESTEREL. В нем можно строить довольно удобные интерфейсы для тестирования построенных программ. Недавно выяснилось, что в нем есть отдельный тул, который позволяет генерировать код на VHDL, но каких-либо вменяемых примеров соответствия нет. При том что САПР куплен легально у меня нет возможности проконсультироваться у службы поддержки. Сейчас для сравнения алгоритмов, приведения в соответствие приходится очень много колдовать, часто возникают нюансы, которые на первый взгляд незаметно. Вопрос такой, может кто-нибудь пользовался этим генератором? Как с соотвествием между выполнением функций? По средствам ESTEREL не подскажу, судя по всему он уже стар. А относительно автоматизации тестирования - вместо стандартных тестбенчей использовать Python Cocotb (http://cocotb.readthedocs.org/en/latest/introduction.html), или посмотреть аналогичное для других ЯП - попробовать дотянуться до ESTEREL - сравнивать входные данные и результаты, или дергать API САПРА. Для Python пример взаимодействия с GNU ping - http://cocotb.readthedocs.org/en/latest/ping_tun_tap.html Работать можно с чем угодно, продумав его взаимодействие с Python кодом. Сам сейчас работаю подобным образом. Ну или смотреть в сторону System C / High-level synthesis, но проблем там можно поиметь изрядно, если изначально C не спроектирован с планами под это, часто проще верификацию автоматизировать и нормально работать в HDL. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Anafema 0 5 июня, 2015 Опубликовано 5 июня, 2015 · Жалоба Прямая речь производителя: we have sold Esterel EDA Technologies together with Esterel Studio long back ago. Therefore we don't market it anymore, I don't think the product exists anymore. Спасибо Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться