[Krys 2]

Попробовал экселовском файле, предлагаемом на сайте альтеры, посчитать для EP2S15 по максимуму возможностей, получилось 1А по 1,2 В; 0,8 А по 3,3 В. Это нормальное у неё потребление? Или не стоит доверять таким расчётам?

[Krys 2]

притом у этой плисины есть отдельные ноги Vccd и Vcca с напряжением 1,2 В для питания цифровой и аналоговой части PLL. Какое потребление по этим ногам в хэндбуке на стратикс2 не говорится. В экселовском файле вообще нет расчёта токопотребления по таким ногам, есть только Vcc_int=1,2 В, и для него считается Icc_int. Видимо в этом файле токопотребление PLL прибавляется к потреблению ядра. Поставил эксперимент: включил все PLL (Enhanced - 2, LVDS - 4 шт.), токопотребление по Vcc_int вышло на 100 мА больше, чем при всех выключенных PLL.

Выходит, PLL потребляют все вместе 100 мА. Это нормально? Стоит верить этой цифре? (сомневаюсь, т.к. мои коллеги, работающие на циклонах, утверждают, что каждая ПЛЛ кушает по 100 мА)

[v_mirgorodsky 0]

Так и есть. PLL - прожорливые. Питание ядра 1A - зависит от тактовой частоты и частоты переключений триггеров. 1А - очень мало. Я думаю, что это в районе 100-160MHz, с toggle rate порядка 20-30%. При высоких уровнях заполненности и высокой рабочей частоте потребление данного чипа может вырасти до 2-2.5А.

 

В максимуме ток можно прикинуть по количеству питающий болов из расчета порядка 400-500мА на каждый пин. Таким образом для EP2C5F256 с 4 питающими болами на ядро максимальный ток может быть в пределах 1.6-2А, для EP2C8F256 - 2.4-3А. Далее - по аналогии. Расчет подтвержден экспериментальными исследованиями в Квартусе. Было создано два FIFO - одно на памяти, второе - на ячейках. То, которое на памяти занимало всю свободную память, то, которое на ячейках - порядка 75-80% объема кристалла. После установки рабочей частоты порядка 170MHz и Power-симуляции были получены близкие цифры для обоих выше упомянутых образцов.

[Krys 2]

да, про частоту ты угадал, 125 МГц - гигабитный изернет в параллельном виде :)

Спасибо за ответ

[Diman_ 0]

Для тестовой конфигурации (NiosII/S с 32-разрядным SDRAM контроллером F=100MHz, toggle rate 20%) power analyzer, встроенный в QuartusII 5.1 показал:

Для EP1C12Q240C8 620 mW, что примерно соответствует действительности.

Для EP2C8Q208C8 250 mW. Проверить смогу через неделю, когда сделают платы. Eсть некоторое беспокойство, не погорячился ли я, заложив на питание ядра зарядовую помпу от TI с Imax 250mA?

[des00 25]

Для EP2C8Q208C8 250 mW. Проверить смогу через неделю, когда сделают платы. Eсть некоторое беспокойство, не погорячился ли я, заложив на питание ядра зарядовую помпу от TI с Imax 250mA?

 

Хммм а броски тока при конфигурировании вы учли ?