[Frederic 0]

Может кто сталкивался, вдруг поможете.

(для упрощения) Имеем трассу, разделенную резистором на трассу А и Б. И имеем другую трассу без резистора. Они должны быть равны.

Как в CESe сделать так, чтобы длины трасс А и Б во время проверки DRC , были единым целым?

в догонку к ответу fill-a

посмотри https://electronix.ru/forum/index.php?showtopic=135417

[Inpharh 0]

Можно ли как-то указать какое переходное отверстие использовать для фанаута по F2 по-умолчанию? Если в проекте только один тип переходных, то всё нормально, а если дополнительно используются глухие например с 1 на 3 слой, то по F2 экспедишн упорно вставляет именно глухие переходные, как это победить?

[Frederic 0]

Можно ли как-то указать какое переходное отверстие использовать для фанаута по F2 по-умолчанию? Если в проекте только один тип переходных, то всё нормально, а если дополнительно используются глухие например с 1 на 3 слой, то по F2 экспедишн упорно вставляет именно глухие переходные, как это победить?

у меня получилось только через NetClassVia

[Inpharh 0]

у меня получилось только через NetClassVia

Может я что-то не так делаю, но таким способом у меня получается задать только тип переходного, т.е. падстек, но всё равно по F2 экспедишн по-умолчанию использует именно переход с 1 на 3, а не сквозное переходное; да, теперь с падстеком аналогичным сквозному, но всё равно с символом 1:3

[Frederic 0]

Может я что-то не так делаю, но таким способом у меня получается задать только тип переходного, т.е. падстек, но всё равно по F2 экспедишн по-умолчанию использует именно переход с 1 на 3, а не сквозное переходное; да, теперь с падстеком аналогичным сквозному, но всё равно с символом 1:3

мда-с

не удача, надо подумать

[Lion 0]

Если резистор Series, то автоматом создается электрическая цепь, состоящая из двух физических. Соответственно установив выравнивание на нее и вторую цепь получим нужное. Или можно также сформировать соответствующие пары пинов (pin pair), например:

в первой цепи есть пины U1.1, R1.1, R1.2, U2.1, соответственно ставим пару U1.1-U2.1, ну а во второй все просто там всего два пина U1.2-U2.2 и установить выравнивание на них.

Если подумать, так и еще есть варианты.

не получается личным сообщение отправить.

 

где надо ставить параметр series?

pin-pair попробую, раньше такого не делал =)

[Frederic 0]

не получается личным сообщение отправить.

 

где надо ставить параметр series?

CES

в Parts выбери необходимый резистор

в колонке Series д.б. галка, что означает объединение физ.цепей через резистор

[fill 2]

Может я что-то не так делаю, но таким способом у меня получается задать только тип переходного, т.е. падстек, но всё равно по F2 экспедишн по-умолчанию использует именно переход с 1 на 3, а не сквозное переходное; да, теперь с падстеком аналогичным сквозному, но всё равно с символом 1:3

 

1. Если для диапазона 1-3 установить None, а не падстек, то для данного класса цепей глухие переходы 1-3 ставить не будет.

 

2. Галочка Auto trim through vias в Editor Control автоматом заменяет сквозные на подходящие глухие\скрытые.

[Inpharh 0]

1. Если для диапазона 1-3 установить None, а не падстек, то для данного класса цепей глухие переходы 1-3 ставить не будет.

 

2. Галочка Auto trim through vias в Editor Control автоматом заменяет сквозные на подходящие глухие\скрытые.

Спасибо, то что надо.

[Lion 0]

CES

в Parts выбери необходимый резистор

в колонке Series д.б. галка, что означает объединение физ.цепей через резистор

 

Что то не совсем понял по назначению pin pair.

Читаю мануал, написано

«Before you can define discrete pin pairs, you must add the reference designator prefix your design uses for resistor packs (for example, RP, RN, or both). To do so, from the Setup menu, click Settings. From the Settings dialog box, under Design Preferences, click Discrete Component Prefixes, and then in the Resistor cell, add your additional reference designators. For example, when both RP and RN are used as reference designators for resistor packs, and R is the one used for resistors, this cell will now contain all three (for example: R, RN, RP).»

В диалоговом окне

To Define Discrete Pin Pairs

From the CES Spreadsheet Parts page, right-click a top-level discrete part that begins with the reference designator prefix you added above (for example, RN), and then click Create Pin Pairs.

Но у меня не активно это меню

Или это по другому создается? Никогда не пользовался pin-pair свойствами.

 

[Frederic 0]

Что то не совсем понял по назначению pin pair.

Читаю мануал, написано

........

Но у меня не активно это меню

......

для изменения или добавления других RefDes зайди в CES через DxD :)

[fill 2]

To Define Discrete Pin Pairs

From the CES Spreadsheet Parts page, right-click a top-level discrete part that begins with the reference designator prefix you added above (for example, RN), and then click Create Pin Pairs.

Но у меня не активно это меню

Определение Discrete Pin Pairs нужно только для резисторных сборок, где без этого непонятно какая нога с какой другой ногой связана через внутренний резистор.

[MapPoo 0]

Добрый день! Имеется вопрос по Fablink'у.

Имеется необходимость собрать палету из 4х видов плат. Все бы ничего, но при установке плат он отказывается отрисовывать заполненные плейны на внешних слоях. С чем это может быть связано?

А есть возможность заставить его втягивать графику, расположенную за границами платы? (тоже заполненная. Тоже не отрисовывает. Или проблемы могут быть связаны друг с другом?)

Не отрисовывает именно втянутое из плат. Если просто рисовать сразу в фаблинке - все нормально.

[fill 2]

Добрый день! Имеется вопрос по Fablink'у.

Имеется необходимость собрать палету из 4х видов плат. Все бы ничего, но при установке плат он отказывается отрисовывать заполненные плейны на внешних слоях. С чем это может быть связано?

А есть возможность заставить его втягивать графику, расположенную за границами платы? (тоже заполненная. Тоже не отрисовывает. Или проблемы могут быть связаны друг с другом?)

Не отрисовывает именно втянутое из плат. Если просто рисовать сразу в фаблинке - все нормально.

 

1. Проблему не наблюдаю.

2. Втягивается все что находится внутри Manufacturing Outline.

[MapPoo 0]

2. Втягивается все что находится внутри Manufacturing Outline.

Спасибо! Удалилась граница Manufacturing Outline, а я и не заметил слона...

 

УПД

Промучился вчера пару часов, пытаясь добавить одну из плат в палету.

И перебивать стекап пытался и менять порядок добавления плат в палету (зачем...).

Потом закопался и заметил, что единственное отличие - в XE не подтягивается изменение сопротивления из платы... Причем, на 1.8 я изменил по той причине, что, почему то, при 1.7 в плате и схеме (т.е. синхронизировалось нормально!), он все равно присваивал одному металлическому слою сопротивление 1,67... Есть подозрения, что именно это мешает панелизации.

Имеется какая-то скрытая возможность сбросить стекап в плате или заставить XE применить стекап первой платы ко всем остальным, никто не вкурсе? (версия, все еще, 7.9.5...)