[Lutovid 0]

Всем привет!)

Возникла следующая проблема - при добавлении блока ChipScope прошива начинает работать не корректно, в то же время та же прошива без этого модуля работает стабильно и без проблем. Сначала думал, что проблема с времянкой, но все констрэйнты на клоки прописаны и сходятся; иногда выбирая другую комбинацию сигналов чипскопе все опять начинает работать стабильно. В симуляции все отлажено, но в железе нужно кое-что довести до ума, и эта проблема мне очень мешает. Кто сталкивался с этим и как это решается? Работать перестает блэкбокс reed-Solomon decoder соответственно внутрь него я влезть не могу... Если что, работаю в айсе(просто привык к нему) - решит ли проблему переход например на планахед... Вобщем пишу сюда потому что у самого идеи закончились...

Есть вариант пофиксить блоки констрейнтами в планахеде без чипскопа, а затем добавить, но как-то это не правильно имхо

Изменено 9 сентября, 2014 пользователем Lutovid

[novartis 0]

Проверьте, чтобы сигналы, которые вы смотрите в чипскопе, тактировались именно той частотой, которую завели в чипскоп. Чтобы не было перехода между разными клоковыми доменами.

[Lutovid 0]

Проверьте, чтобы сигналы, которые вы смотрите в чипскопе, тактировались именно той частотой, которую завели в чипскоп. Чтобы не было перехода между разными клоковыми доменами.

 

С этим проблем нет

[Bad0512 2]

99% за то, что какая-то асинхронщина. Просто вы её ещё не нашли. Особое внимание - переходам клоковых доменов.

Например, стандартные грабли - управление FSMкой сигналами из другого клокового домена.

 

[Koluchiy 0]

У Xilinx есть такой уродский косяк.

Запитываете клок Чипскопа от какого-то клока проекта.

В некоторых случаях после компиляции клок проекта заменяется на клок что-то типа "ila0_clk" (можно посмотреть в отчете P&R).

 

В результате, все констрейны исходного клока не работают (т.к. клока этого в проекте нету). На ila0_clk они автоматом не переносятся, в результате получается необконстрейненный клок со всеми вытекающими.

 

Всё вышесказанное не исключает возможности того, что и без Чипскопа есть необконстрейненное, которое в зависимости от наличия/отсутствия Чипскопа разводится и работает по-разному.

[Lutovid 0]

Всё вышесказанное не исключает возможности того, что и без Чипскопа есть необконстрейненное, которое в зависимости от наличия/отсутствия Чипскопа разводится и работает по-разному.

 

Констрейнты на клоки все есть и называются так, как я назвал их в проекте... теперь обратная ситуация - с чипскоупом работает, а без него нет =/. Я вот и не пойму чего еще я забыл...

 

[Lutovid 0]

Ну теперь я абсолютно в ступоре - синтез в edk bit файла и прошивка через sdk - не пашет, но если импортить нетлисты из edk в планахед и там сгенерить bit и залить через impact, то все работает(пока микроблейз не могу проверить - таким образом тестирую только схему без него). Есть кто-нибудь, кто с EDK на ты? Я просто не делаю никаких настроек синтеза - пока только осваиваю эту среду...

Изменено 17 сентября, 2014 пользователем Lutovid

[topor_topor 0]

Ну теперь я абсолютно в ступоре - синтез в edk bit файла и прошивка через sdk - не пашет...Я просто не делаю никаких настроек синтеза - пока только осваиваю эту среду...

А симуляция с реальными задержками после синтеза пашет?

А STA репорты без негативных слаков?

 

...похоже или схема асинхронная или бконстрейнена по дефолту а не как надо, или просто тайминги с ошибками....

 

[rsv2007 0]

Ааа, это довольно старая фича. Чипскоп совместно с EDK работают и глючат одновременно. Сами на это наррывались. Конфликтуют, судя по всему, ila и mdm. Проявляется это так, что в некоторых случаях работает, а в других нет. Вот например: http://forums.xilinx.com/t5/Embedded-Devel...her/td-p/352223

 

И вот еще: http://forums.xilinx.com/t5/Design-Tools-O...ing/td-p/263516

Если поискать, можно и еще найти на форуме ксайлинкса, да и здесь где-то тоже тема пробегала