[_Alex9_ 0]

Посоветуйте как уменьшить вырезы на плате, которую я развёл ? Что-то никак не дойдёт до меня. Препод говорит, что ещё можно уменьшить.

LASTLAB2PROJECT2504ver11ver36.zip

[alexa1973 0]

Увеличить или уменьшить шейпы можно так как в прикреплённом клипе. Но кто здесь вырезы и зачем эти прямоугольные формы за пределами разводки я не знаю

expandcontarct.rar

[PCBtech 0]

Посоветуйте как уменьшить вырезы на плате, которую я развёл ? Что-то никак не дойдёт до меня. Препод говорит, что ещё можно уменьшить.

 

У Вас некорректный Outline - в нем должен быть контур платы, в у Вас в нем два странных прямоугольника непонятного назначения.

Также непогашены некоторые ошибки DRC.

 

Цепь с названием "0" - это нетипично, принято называть GND, VSS или хотя бы 0V.

 

Широкие проводники 16 mil при подводе к площадкам микросхемы лучше бы заузить хотя бы до 12 или 8 mil.

 

Слой паяльной маски Soldermask Top/Bottom у Вас вообще пустой, а там должны быть площадки, открытые от маски.

Слой Assembly Top/Bottom тоже пустой, а там должен быть чертеж размещения компонентов с REFDES.

Слой Silkscreen Top/Bottom содержит только прямоугольники вокруг компонентов. Хорошо бы там поставить REFDES,

разместить рядом с компонентами. А прямоугольникам дать ширину линии 0.2 мм, т.к. сейчас она нулевая.

 

Дальше - не очень понятно, почему у Вас 7я ножка контроллера, VCAP, висит в воздухе.

2.3.1 INTERNAL REGULATOR MODE

A low-ESR (1 ohm) capacitor is required on the VCAP

pin, which is used to stabilize the internal voltage regulator

output. The VCAP pin must not be connected to

VDD, and must have a CEFC capacitor, with at least a

6V rating, connected to ground. The type can be

ceramic or tantalum. Refer to Section 29.0 “Electrical

Characteristics” for additional information on CEFC

specifications.

Вообще проверьте схему, наверняка еще куча ошибок.

 

Короче, еще работать работать и над схемой, и над платой.

Удачи.