[ViKo 1]

И снова всем доброго времени суток! Появился очередной вопрос... когда смотрю report niming, там есть параметр (сереньким отмечен) clock delay. Понятно, что это задержка тактового сигнала, но что это за задержка такая и где она? В статье Дениса Шехалева написано, что это зарержка сигнала от порта ПЛИС до тактового входа тригера. Но когда я изменяю значение частоты тактового сигнала, она не изменяется, не увеличивается и не уменьшается, всегда 2.186 нс.

От порта ПЛИС, или с PLL, Launch и Latch Clock - это идеальные тактовые сигналы, заданные в TimeQuest, от которых все отсчитывается. Пока реальный тактовый сигнал доберется по ПЛИС до конкретного триггера, он задерживается. И от тактовой частоты это никак не зависит.

[Грендайзер 0]

у меня эта задержка мало того что от частоты не зависит, она для 2-х путей (у первого слак самый большой, для второго самый маленький) получается так же одинакова...

Изменено 6 марта, 2014 пользователем Грендайзер

[SM 0]

получается так же одинакова...

 

Это тоже нормально, она разная для разных сегментов дерева клоков на кристалле, но для близко расположенных триггеров, скорее всего, одинаковая.

[Timmy 1]

И снова всем доброго времени суток! Появился очередной вопрос... когда смотрю report niming, там есть параметр (сереньким отмечен) clock delay. Понятно, что это задержка тактового сигнала, но что это за задержка такая и где она? В статье Дениса Шехалева написано, что это зарержка сигнала от порта ПЛИС до тактового входа тригера. Но когда я изменяю значение частоты тактового сигнала, она не изменяется, не увеличивается и не уменьшается, всегда 2.186 нс.

Ну и правильно, от частоты зависит только интервал между launch и latch clocks, и больше ничего. При условии, что проект не пересобирали. А клоковые задержки и при пересборке обычно не меняются.

[ViKo 1]

у меня эта задержка мало того что от частоты не зависит, она для 2-х путей (у первого слак самый большой, для второго самый маленький) получается так же одинакова...

Это же только часть (времени), участвующая в расчетах. Рассчитанное значение задержки такта для конкретного триггера. Потом к ней добавляется задержка данных. И все это сравнивается с требуемой задержкой для другого триггера.

[Грендайзер 0]

Просто я себе это на примере линий задержки представлял (знаете, как в старых телеках) - для задержки на одно и то же время с разными частотами сигналов и размеры таких линий разные. Или обратно, там где 100МГц задержится, постоянный ток выскочит сразу...

[inco 1]

Тоже возник небольшой вопрос по TimeQuest, поэтому решил задать его в этой теме.

Есть некий внешний клок заданный как Min: Thclk-1ns, Max: Thclk+1ns. Собственно вопрос, какой у него необходимо задать

set_clock_latency 1 или 2, то есть set_clock_latency задаёт +- или максимальный разбег?

[thodnev 0]

Рекомендую статью "TimeQuest for Dummies", подобные моменты там очень доходчиво расписаны. Есть и перевод на русский

[Fynjisx 0]

А под составляющими Launch edge и Launch edge при расчёте пути понимается скорость нарастания фронтов?

И ещё Clock Skew я правильно нарисовал (Launch edge и Launch edge - тактовые сигналы для передающего и приёмного триггера соответственно)?

Clock Skew это разница м/д Launch и Latch edge

[ViKo 1]

Clock Skew это разница м/д Launch и Latch edge

нет

[Fynjisx 0]

нет

А что тогда?

[ViKo 1]

А что тогда?

Чтобы не вводить в заблуждение, дам ссылку. Сегодня уже выдавал ее. Там все написано.

http://www.alterawiki.com/wiki/File:TimeQuest_User_Guide.pdf

Типа, разброс тактов в разных триггерах.

[Fynjisx 0]

Чтобы не вводить в заблуждение, дам ссылку. Сегодня уже выдавал ее. Там все написано.

http://www.alterawiki.com/wiki/File:TimeQuest_User_Guide.pdf

Типа, разброс тактов в разных триггерах.

Вы можете мне вразумительно ответить что такое

1/ clock skew

2/ clock uncertainty

мануал на который Вы указали я читал, но не совсем понял так как бы хотел

[StewartLittle 41]

Вы можете мне вразумительно ответить что такое

1/ clock skew

2/ clock uncertainty

мануал на который Вы указали я читал, но не совсем понял так как бы хотел

clock skew - набег фазы тактового сигнала (по площади кристалла). Т.е. до одного триггера clk может добежать чуть раньше, а до другого - чуть позже.

clock uncertainty - нестабильность частоты тактового сигнала.

 

Launch edge - запускающий фронт. Это, скажем так, относится к триггеру - источнику сигнала (фронт, по которому триггер выдает сигнал).

Latch edge - защелкивающий фронт. Это относится к триггеру-приемнику сигнала (фронт, по которому триггер защелкивает входной сигнал).

[Fynjisx 0]

clock skew - набег фазы тактового сигнала (по площади кристалла). Т.е. до одного триггера clk может добежать чуть раньше, а до другого - чуть позже.

clock uncertainty - нестабильность частоты тактового сигнала.

 

Launch edge - запускающий фронт. Это, скажем так, относится к триггеру - источнику сигнала (фронт, по которому триггер выдает сигнал).

Latch edge - защелкивающий фронт. Это относится к триггеру-приемнику сигнала (фронт, по которому триггер защелкивает входной сигнал).

Не могу понять что здесь написано:

In addition to clock skew due to static differences in the clock latency from the clock source to each clocked register, no clock signal is perfectly periodic, so that the clock period or clock cycle time varies even at a single component, and this variation is known as clock Jitter.

И как объяснить картинку в моем предыдущем посте? Мне кажется она неверна