microchaos 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба Кстати тут уже предлагали LPC43xx. Принцип такой же - cm0 пинами дрыгает, cm4 - в буфер подкидывает + USB/LAN. Мне кажется этот вариант был несправедливо проигнорирован. :) Да нет, не проигнорирован. Правду говоря, то всё и началось от того, что увидел LPC4370. Но основной вопрос - успеет ли микроконтроллер (LPC43xx или какой нибудь другой) дрыгать пинами на такой частоте так и остается не отвеченным... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба http://electronix.ru/forum/index.php?showtopic=114799 вот кто успеет)... и 100 баксов за готовую плату. а там и усб и езернет. И 2 ядра, и плис в придачу) ... а если за ценой гонитесь, то проц + плис выполняющую такую задачу будут ИМХО дешевле одного проца. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
HardEgor 66 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба А ногодрыг на 80 МГц получится? Можно поставить CPLD как буфер, запихивать на меньшей частоте, он будет выплевывать 80 МГц Из STM32F4xx получится, у него макс частота GPIO 180MHz на 10пФ. Главное чтобы хватило внутренней скорости. Это-же надо читать 160Mbyte/sec и выдавать с такой-же скоростью. Возможно получится нахимичить с FSMC взяв 16-разрядные ЦАП, RAM и регистр, т.е. контроллер выдает адрес, память выставляет данные, которые защелкиваются в регистре и по синхросигналу с МК ЦАП считывает их с регистра. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
winipuh 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба Да нет, не проигнорирован. Правду говоря, то всё и началось от того, что увидел LPC4370. Но основной вопрос - успеет ли микроконтроллер (LPC43xx или какой нибудь другой) дрыгать пинами на такой частоте так и остается не отвеченным... А ЦАП какой? Ссылку на даташит можете скинуть? Из STM32F4xx получится, у него макс частота GPIO 180MHz на 10пФ. Главное чтобы хватило внутренней скорости. Это-же надо читать 160Mbyte/sec и выдавать с такой-же скоростью. Возможно получится нахимичить с FSMC взяв 16-разрядные ЦАП, RAM и регистр, т.е. контроллер выдает адрес, память выставляет данные, которые защелкиваются в регистре и по синхросигналу с МК ЦАП считывает их с регистра. Тут еще вопрос какой допустимый джиттер с выставлением сэмплов? Хотел было еще про PSoC 5 вспомнить, но... цена у них... дешевле мк + нормальная fpga Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
microchaos 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба А ЦАП какой? Ссылку на даташит можете скинуть? http://www.limemicro.com/download/LMS6002D...Sheet-1.2r0.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
winipuh 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба Так или иначе, а между перед ЦАП-ом нужно FIFO, данные из которого читаются по внешнему клоку (от ЦАП-а) строго каждые 12.5 ns, а пишутся более-менее регулярно burst-ами. Полагаю на МК такое хрен сделаешь. Даже если прерываниями дергать DMA чтобы он записывал в GPIO OUT - сэмплы все равно будут выставляться с джиттером не менее 20-30 ns из-за коллизий на внутренней шине данных. На PRUSS кстати тоже видимо не получится (по той же причине — двухпортовой памяти там кажется нет). Так что можно не парится и сразу переходить к варианту "Б" - на FPGA. Тем более, что напр. у Spartan-6 SDRAM-контроллер уже есть встроенный. xlx_s6_lx9_microboard_pb040811.pdf :bb-offtopic: А что это за opensource-проект будет? :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
microchaos 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба Полагаю на МК такое хрен сделаешь. Даже если прерываниями дергать DMA чтобы он записывал в GPIO OUT - сэмплы все равно будут выставляться с джиттером не менее 20-30 ns из-за коллизий на внутренней шине данных. На PRUSS кстати тоже видимо не получится (по той же причине — двухпортовой памяти там кажется нет). Ну вот, это я и хотел знать. Так что можно не парится и сразу переходить к варианту "Б" - на FPGA. Скорее - вариант "Б" это ARM, так что оставляемся на варианте "А" - FPGA. А что это за opensource-проект будет? :) Генератор радио сигнала на этой платформе: http://myriadrf.org/myria-rf-board-1/ Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 26 ноября, 2013 Опубликовано 26 ноября, 2013 · Жалоба На 6 спартан и проц вкатать можно сразу. а еще есть http://www.trenz-electronic.de/fileadmin/d...M-TE0600-02.pdf уже спартан 6 да с ДДР3, по него есть нижняя платка у них же, с езернетом гигабитным или с УСБ. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 184 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба Здесь все проще - закачал данные в SDRAM один раз, а потом те же самые данные циклически передаешь в ЦАП. Если вам не нужно в реальном времени качать данные откуда-то, а можно проигрывать заранее записанные данные (из ОЗУ), то можно сделать дёшево и сердито: CY7C68013A+какая-нить подходящая микросхема памяти с пакетным обращением (или микросхема FIFO-памяти). На x51-ядре CY7C68013A эмулируем старт пакета (управляющие сигналы), далее через GPIF наполняем ОЗУ. Проигрывание: опять же - формируем сигналы для старта пакета на x51. Наверное потребуется добавить немножко логики. Будет огромный запас по частоте и никаких джиттеров. Можно ещё попробовать использовать ИС FIFO (не силён в них) вместо ИС RAM. Ещё вариант: просто CY7C68013A + мультиплексор на её параллельные выходы. Их там 16, а макс. частота CY7C68013A до 48МГц. Так что может удастся обойтись даже без внешней ОЗУ ;) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sonycman 0 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба Ещё вариант: просто CY7C68013A + мультиплексор на её параллельные выходы. Их там 16, а макс. частота CY7C68013A до 48МГц. Так что может удастся обойтись даже без внешней ОЗУ ;) И каким образом 48 мегагерцовый чип будет выставлять данные на скорости 80 МГц? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба не только 48 МГц, но еще и шина 8 бит. правильно будет как 48 МГц чип с 8 битной шиной, будет выставлять 16 бит данных на 80 МГц? Я так понимаю основная надежда это на ОЗУ (наверное внешние, потому что внутреннего 4 кБ), да еще такое которое само сможет на АЦП данные выдавать, ну тогда можно и другой любой чип брать... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 184 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба И каким образом 48 мегагерцовый чип будет выставлять данные на скорости 80 МГц? Лень открывать даташит, но если его можно завести на 40МГц, то мультиплексор на 16-битной шине творит чудеса ;) не только 48 МГц, но еще и шина 8 бит. правильно будет А вы моё письмо внимательнее прочитайте. Там шина 16бит Я так понимаю основная надежда это на ОЗУ (наверное внешние, потому что внутреннего 4 кБ), да еще такое которое само сможет на АЦП данные выдавать, ну тогда можно и другой любой чип брать... Ещё раз - прочитайте письмо прежде чем отвечать. Выдавать такты на ОЗУ сможет внешний генератор+небольшая обвязка из логики. А ядра x51 должно хватить для формирования сигналов управления этим хозяйством (разрешения/чтения/записи). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Golikov 0 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба Лень открывать даташит, но если его можно завести на 40МГц, то мультиплексор на 16-битной шине творит чудеса ;) может если не ленится, и почитать А вы моё письмо внимательнее прочитайте. Там шина 16бит то можно увидеть что шина 8 бит, хотя вы не привели конкретного контроллера, может есть еще какие -то Ещё раз - прочитайте письмо прежде чем отвечать. Выдавать такты на ОЗУ сможет внешний генератор+небольшая обвязка из логики. А ядра x51 должно хватить для формирования сигналов управления этим хозяйством (разрешения/чтения/записи). если есть ОЗУ которое при помощи внешней логики генерирует посылку данных на АЦП, а также рефрешиться что надо в случае современных озу, и прочее, то можно поставить любой контроллер. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jcxz 184 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба то можно увидеть что шина 8 бит, хотя вы не привели конкретного контроллера, может есть еще какие -то Как не привёл? А CY7C68013A ? Открываем даташит на него и видим: 8-Bit or 16-Bit External Data Interface если есть ОЗУ которое при помощи внешней логики генерирует посылку данных на АЦП, а также рефрешиться что надо в случае современных озу, и прочее, то можно поставить любой контроллер. Любой и ставим, только CY7C68013A удобнее. :) Зачем рефреш? Чем SRAM не подходит? Про объём топикстартер ничего не писал. Да и для DRAM рефреш я думаю нужен только во время простоя. Когда идёт чтение в ЦАП - это и есть рефреш. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
AlexandrY 3 27 ноября, 2013 Опубликовано 27 ноября, 2013 · Жалоба Нужна помощь для выбора микроконтроллера для такой задачи: Только на DSP от 400 МГц с отдельной шиной на порт. В качестве показателя скорости пересылки DMA можно посмотреть вот этот тест http://www.indemsys.ru/project/tests/22-lp...memory-dma-test Как видно даже на процессоре с 130 МГц шиной и 260 МГц тактовой поток в 160 Мбайт/сек заберет почти все ресурсы. А про джиттер даже речи не идет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
